熱門關鍵字:ADAS | 藍牙5 | NB-IoT | AI | 工業4.0

訂閱電子報

立刻輸入Email,獲取最新的資訊:

收藏功能:
分享報新知:
其他功能:

高頻寬兼具功耗/空間效益  HBM掀起儲存性能革命

文‧Mike Wissolik/Darren Zacher/Anthony Torza/Brandon Day 發布日期:2017/10/09

十年來,序列記憶體頻寬進步緩慢,如今FPGA中支持的最大DDR4數據速率仍不及2008年DDR3數據速率的2倍。然而,存儲頻寬需求成長遠超過DDR4性能:考慮乙太網發展趨勢,從DDR3時代起,乙太網頻寬從10Gbit/s提高到40Gbit/s,隨之再提高到100Gbit/s,迄今更觸400Gbit/s,即原始頻寬的10倍以上。

類似趨勢亦存在於高性能運算和視訊廣播市場。FPGA機器學習DSP容量已從最大型Virtex-6 FPGA中的2,000DSP,增加到如今最大型Virtex UltraScale+元件中的12,000DSP以上;視訊廣播行業則已從標準解晰度過渡到2K、觸及4K,很快也將達到8K。這些應用領域中,所需頻寬與DDR4 DIMM提供的頻寬之間都存在明顯差距,如圖1所示。

為彌補頻寬差距,系統架構師若要在這些應用中使用DDR4,必須增加系統中的元件數量,以提升在FPGA與記憶體之間的傳輸頻寬。4個DDR4 DIMM以2,667Mbit/s的數據速率運行,所能實現的最高頻寬為85.2GByte/s。倘若應用所需頻寬超過此值,此DDR方案就會因功耗、PCB尺寸和成本問題窒礙難行。不難看出,這些高頻寬應用需要新的DRAM儲存方案。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章