前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

異質整合風起 SiP應用多元化蓄勢待發

2010 年 05 月 10 日

電視市場殺紅眼 蘋果iTV面臨四大考驗

2012 年 09 月 17 日

初探Level 3自駕領域 77/79GHz雷達大展拳腳

2019 年 06 月 17 日

淨零碳排不回頭 台灣電池廠搶攻儲能藍海

2022 年 12 月 01 日

算力/記憶體容量/低功耗技術缺一不可 GAI導入邊緣開發大顯神通(1)

2024 年 06 月 03 日

生成式AI落地邊緣幹大事 突破模型瘦身/精準度瓶頸

2024 年 06 月 06 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑