克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

結合高效能IC/模組 實現最佳數位功率管理

2007 年 05 月 07 日

新興應用浮現 群雄競逐MEMS商機

2011 年 01 月 10 日

導入CCM運作 QR返馳電源實現高峰值

2012 年 03 月 19 日

防止醫療電纜線組故障 應力消除裝置擔當重任

2014 年 12 月 20 日

IEEE 1905.1a敲邊鼓 智慧家庭異質網路加速成形

2014 年 07 月 17 日

借力單晶片介面控制器 USB Type-C配置成本銳減

2015 年 10 月 01 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行