兼顧元件保護與訊號完整度 創新ESD設計勢在必行

作者: Leila Movahedian
2011 年 08 月 18 日
設計工程師為了應對諸如高畫質多媒體介面(HDMI)、序列式先進附加介面(SATA)、行動產業處理器介面(MIPI)和DisplayPort等新的輸入/輸出(I/O)介面要求的更高資料率,必須考慮降低靜電放電(ESD)保護元件的電容。然而,由於精微的製程幾何尺寸更易受到ESD衝擊的影響,製造商迫切期望更高等級的保護。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

差動訊號介面風行 ESD保護設計挑戰大

2009 年 08 月 27 日

ST ESD保護晶片可支援高速互聯介面

2010 年 05 月 07 日

高效能PPTC/ESD保護元件助力 遊戲機高速介面訊號更完整

2014 年 05 月 15 日

優化結構/製程 FPGA效能/功耗兩全其美

2010 年 01 月 25 日

矽晶片融合技術助力 SoC FPGA設計架構脫穎而出

2012 年 10 月 06 日

內嵌處理器核心FPGA襄助 SoC原型製作輕鬆達陣

2013 年 09 月 30 日
前一篇
兩岸漫遊商機可期 TD-LTE在台發展優勢大
下一篇
安立知無線區域網路量測解決方案升級