賽靈思(Xilinx)9日正式宣布，開始投產首款以20奈米(nm)製程製造的現場可編程閘陣列(FPGA)，該產品導入全新的UltraScale可編程架構，突破布線、時脈、功耗等技術瓶頸，可讓賽靈思拓展其FPGA應用領域，並爭取到更多原本採用ASIC方案為主的客戶。
 |
| 賽靈思全球品質控管與新產品導入資深副總裁暨亞太區執行總裁湯立人表示，UltraScale架構不僅解決整體系統流量擴充和延遲率問題，更可以直接從晶片互連技術著手，突破高階製程晶片最大的效能瓶頸。 |
賽靈思全球品質控管與新產品導入資深副總裁暨亞太區執行總裁湯立人表示，賽靈思與台積電攜手合作，已於6月底開始啟動首款20奈米晶片投片計畫。未來，賽靈思將持續運用台積電的製程技術製造UltraScale架構FPGA，且客戶能運用Vivado設計套件進行協同設計最佳化，推出具ASIC等級效能的FPGA。
據了解，UltraScale架構FPGA可透過Vivado設計套件，增加額外的快速布線(Routing)路徑，可讓晶片內資料流進行點對點傳輸，解決布線壅塞問題，滿足龐大的資料流、智慧型封包、數位訊號處理器(DSP)或影像處理等應用需求。
除解決整體系統流量問題外，賽靈思UltraScale架構支援多區域的類ASIC時脈，可讓設計人員在整個晶片任何一處建置時脈，有效解決相位差而影響效能的問題。最重要的是，採用20奈米的UltraScale架構可增加多達35%的靜態記憶體和動態電源閘控電路，大幅節省FPGA耗電。
湯立人指出，進入20奈米先進製程後，ASIC製作成本與研發難度會愈來愈高，將導致上市時程延遲風險攀升，讓更多客戶的眼光轉向FPGA。事實上，現今許多客戶在單一專案的晶片需求量並不高，因此ASIC可因經濟規模量而產生的成本效益已愈來愈難以彰顯，相信在20奈米製程的UltraScale架構FPGA出爐後，將可以加速ASIC等級FPGA於通訊市場上的滲透率。
首批UltraScale元件將擴充賽靈思28奈米Virtex、Kintex FPGA以及3D IC系列產品陣容，並於今年第四季開始出貨，而未來該架構將延伸至Zynq UltraScale All Programmable系統單晶片(SoC)產線。
值得一提的是，賽靈思未來亦將延續使用UltraScale架構，攜手台積電於16奈米製程製造ASIC等級可編程架構FPGA，亦即UltraScale架構將從平面電晶體製程進入鰭式場效電晶體(FinFET)製程。
湯立人透露，首批UltraScale架構元件將應用於智慧型系統，例如配備智慧封包處理與流量管理功能的400G光傳輸網路(OTN)、支援智慧型波束成形(Beamforming)技術的4×4混合模式長程演進計畫(LTE)網路和寬頻分碼多工(WCDMA)無線電，以及支援具備智慧型影像增強與識別功能的4K2K與8K顯示器等。
