掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

滿足手機寬頻資料傳輸需求 高速USB進軍行動電話

2006 年 07 月 03 日

降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日

技術/營運模式大不同 數位晶圓廠轉至類比領域非易事

2009 年 08 月 04 日

引進主動式抗干擾/省電技術 GNSS系統精準度/效率升級

2013 年 04 月 01 日

HDMI 2.1介面性能驚艷 USB-C Dock影音轉換成亮點

2022 年 04 月 14 日

EBSD精準解析晶體結構/強化封裝可靠度(1)

2023 年 04 月 13 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術