提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創新效能分析技術 Android系統軟硬體優化有譜

2011 年 08 月 11 日

採用BroadR-Reach技術 車用乙太網路可靠度提升

2014 年 01 月 11 日

強化匯流排協定解碼功能 邏輯分析儀提升照明品質

2014 年 01 月 19 日

混合驅動為趨勢 48V實現汽車電氣化創新

2018 年 11 月 15 日

優化系統量測校正/簡化設計 穿戴裝置血氧量測更精準

2021 年 11 月 01 日

Silent Switcher/LDO穩壓器聯手贊聲 超音波電源軌改善圖像品質

2022 年 12 月 26 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN