提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

強化MCU語音辨識功能 音控雙足機器人概念機成形

2007 年 06 月 29 日

SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日

善用感測器技術 LED照明環保優勢倍增

2011 年 06 月 13 日

通道切換器助力 高速影音介面量測快又準

2013 年 10 月 26 日

借力低功耗可編程邏輯元件 穿戴式醫療裝置開發快狠準

2015 年 02 月 26 日

滿足低功耗設計需求  分散式異構處理FPGA展妙用

2017 年 02 月 11 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN