整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

克服電晶體縮小化瓶頸 超淺層結合區形成技術

2004 年 10 月 01 日

導入防護機制 鋰電池充電安全更上層樓

2011 年 07 月 25 日

調變與偵測器技術突破 矽光子晶片互連應用指日可待

2013 年 05 月 06 日

提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

2014 年 04 月 07 日

系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進

2014 年 04 月 06 日

5G規格陸續拍板 克服NR設計挑戰有訣竅

2018 年 12 月 13 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程