益華電腦(Cadence Design Systems)宣布，CSR運用Encounter數位設計實現(EDI)系統、Incisive企業級模擬器(IES)與Conformal Low Power (CLP)檢查工具，加速複雜的低功耗、混合訊號晶片試產。
CSR技術長Steven D. Gray表示，在其他最近的多重頻道晶片試產方面，益華EDI系統與低功耗設計方法讓CSR能高效率地設計實現，並實現一貫化設計與多重供電領域限制的最佳化，涵蓋複雜的數位導向混合訊號階層。
CSR在節能上獲得顯著突破，並達成更快速的時序與訊號完整性Signoff。由於這次試產成功，CSR深具信心能在本公司所有行動連線與汽車設計方面，普遍地運用益華EDI系統與CPF導向低功耗流程。
益華數位流程讓CSR能快速且高效率地將40奈米結合低功耗藍牙(Bluetooth)與無線區域網路(Wi-Fi)晶片投入試產，帶來卓越的功耗、面積最佳化並縮短上市時間。
多重頻道晶片內含一些類比區塊、數百萬級邏輯閘、多重電壓區塊和複雜可切換的電源領域。益華以階層式(Hierarchical)共通功率格式(Common Power Format, CPF)為基礎的周延低功耗設計意圖方法(Power Intent Methodology)，讓CSR能精準地掌握和管理整個流程中的低功耗設計意圖。
EDI系統有助於減少電源領域交叉，更容易實現多重供電設計。其成果就是顯著的節能，同時實現自動化的面積與效能最佳化。在驗證方面，CSR運用IES執行具備電源意識(Power-aware)的模擬，和運用CLP執行正式檢查，以對照標準CPF而確認電源架構是否正確。
此外，EDI系統的時序與訊號完整性工程變更(Engineering Change Order, ECO)幫助大幅加速Sign-Off關聯性修正週期，獲致更快速的時序收斂與訊號完整性Signoff。所實現的生產力提升幫助CSR縮短了好幾個星期的設計時程。
益華Encounter RTL-to-GDSII流程幫助設計團隊達成功耗、效能與面積的最佳化，在先進製程上實現最精密的高效能、低功耗設計。完善整合的益華流程包括Encounter RTL Compiler、EDI系統與通過Signoff驗證的QRC Extraction，還有Encounter Timing System。
EDI系統中最新的GigaOpt最佳化引擎駕馭多重中央處理器(CPU)的威力，更快速地實現遠勝過傳統最佳化引擎的高品質佳績。而且，完善整合的CCOpt技術結合clock tree synthesis與邏輯/實體最佳化，達成顯著的節能、效能與面積改善。
益華網址：www.cadence.com
