薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

Xilinx將於9月半導體展分享3D IC/28奈米技術

2011 年 09 月 06 日

賽靈思7系列FPGA全球出貨量逾數千顆

2011 年 11 月 02 日

改造FPGA架構/開發工具 賽靈思強攻20奈米

2013 年 12 月 13 日

微銳超算的FPGA超級電腦新產品Smart-VSC5問世

2018 年 11 月 27 日

AI異構運算工作負載有解 HBM/運算加速相得益彰

2020 年 06 月 04 日

賽靈思Versal AI Core/Versal Prime元件量產出貨

2021 年 05 月 05 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路