西門子/聯電合作開發3D IC混和接合流程

作者: 黃繼寬
2022 年 09 月 30 日
西門子數位化工業軟體近日與聯電宣布合作,為聯電的晶圓對晶圓堆疊(Wafer-on-Wafer)及晶片對晶圓堆疊(Chip-on-Wafer)技術提供新的多晶片3D IC規劃、組裝驗證,以及寄生參數萃取(PEX)工作流程。聯電並將向全球客戶提供此項新流程。藉由在單一封裝元件中提供晶片或小晶片(Chiplet)彼此堆疊的技術,IC設計者可以在相同或更小的面積上,整合多個元件的功能。與在PCB板上擺放多個晶片的傳統系統配置相比,這種方法不僅更加節省空間,而且能夠提供更出色的系統效能及功能以及更低的功耗。...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

SEMI:2011年台灣晶圓廠投資上看70億美元

2010 年 12 月 21 日

迎接2.5/3D IC 明導Calibre/Tessent雙管齊下

2011 年 12 月 27 日

趕搭3D IC熱潮 聯電TSV製程明年量產

2012 年 09 月 11 日

跨進20nm門檻高 IC/晶圓廠改走類IDM模式

2012 年 11 月 13 日

28奈米HKMG量產慢飛 聯電毛利率低點擺盪

2013 年 02 月 07 日

生成式AI走向邊緣 晶圓對晶圓3DIC不可或缺

2024 年 11 月 15 日
前一篇
英飛凌/台達開發電動車雙向充電技術
下一篇
確保引擎與馬達平穩切換 油電車曲柄軸感測器新解