降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

提升LED製造品質/效率 各國LED量測標準迅速展開

2008 年 05 月 08 日

掌握控制器參數 智慧型觸控螢幕一點靈

2009 年 12 月 20 日

提升雲端設備節能效率 數位電源發展突飛猛進

2012 年 06 月 04 日

錫球封裝面臨微縮瓶頸 銅柱搭配錫銀封蓋前景看好

2016 年 06 月 04 日

量測/鑑定五時機精準判定 善用表面分析尋找製程缺陷

2021 年 09 月 04 日

善用背向分析技術 基板移除速找GaN晶片異常點(1)

2024 年 01 月 08 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器