前進矽谷特別報導

互連架構/驗證技術翻新 SoC設計效率/良率俱增

作者: 柯凱林
2015 年 12 月 03 日
系統單晶片(SoC)開發可望又快又好。矽智財(IP)開發商與電子設計自動化(EDA)業者所研發的新一代晶片互連架構與功能驗證技術,可有效解決現今系統單晶片設計日益複雜所導致的互連頻寬不足和驗證速度過慢等問題,大幅縮短SoC研發時程並提高整體設計良率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

滿足H.264複雜運算需求 FPGA加速IPTV系統設計

2006 年 08 月 28 日

進入65奈米IC設計新世代 EDA業者揭櫫ESL與DFM兩大關鍵

2006 年 09 月 28 日

液晶電視差異化需求突顯 局部黯淡技術嶄露頭角

2008 年 01 月 03 日

專訪普瑞光電總裁Mark Swoboda

2010 年 04 月 19 日

晶片/量測新方案助勢 LTE-Advanced商用加速

2011 年 10 月 06 日

卡位14/16奈米市場 晶圓代工廠加碼FinFET研發

2012 年 12 月 20 日
前一篇
克服工業物聯網挑戰 NI力推開放式標準平台
下一篇
Digi-Key出貨包裹量達五千萬里程碑