亞德諾(ADI)日前發表具備高度整合性的電源管理IC–ADP 5034降壓穩壓器/低壓差線性穩壓器(LDO),該元件在其小巧的LFCSP封裝當中結合兩顆3MHz高效率1.2安培降壓穩壓器及兩顆300毫安培LDO。同時亞德諾也發表ADP 5024穩壓器,此元件與ADP 5034完全相同,但是只具有一顆300毫安培LDO穩壓器。ADP 5034與ADP 5024降壓穩壓器/LDO乃是為因應處理器與現場可編程閘陣列(FPGA)對於性能要不斷提高,電路板空間要不斷縮減的需求所設計。
這款整合型降壓式穩壓器採用180度的相位差以降低輸入的濾波,因此得以使用較小的輸入電容器,並且又能降低輸入雜訊。還有一隻專用的模式接腳將兩顆穩壓器置入強制的PWM運作或是自動的PWM/PSM運作,以取得更高的效率。ADP 5034與ADP 5024的低靜態電流、低壓差電壓、以及廣大的輸入電壓範圍也實現了更有效率的電源管理。整合式的LDO具有65 dB的高電源供應拒斥比(PSRR)性能(範圍從1 kHz到10 kHz),能夠在對敏感的類比電路供電時將輸出雜訊降低至80uV/rms。
亞德諾網址:www.analog.com