閘口電流會短暫流入內部的非蕭特基二極體，直到上端MOSFET啟動為止。此二極體會蓄積電量，一旦由上端開關引出，便會造成極大的振鈴。此振鈴可達到輸入電壓的兩倍，介於50M～100MHz的範圍內，並且會持續幾個週期，而產生系統大量雜訊。
大量電壓過衝需要下端MOSFET才能達到較高的額定電壓，而較高的額定電壓一般有較多的閘極電量及較高的導通電阻，這會使得同步降壓的效率增益降低。系統大量雜訊會影響使用電源供應的高頻率電路，處理雜訊問題會占用產品開發週期的大量時間。
而若將以下三個設計經過有效併用，有助於減少系統雜訊及電壓過衝。在12伏特(V)系統中可使用25伏特電晶體，如將電阻與「啟動」電容串聯，使上端MOSFET的啟動減緩，而非關閉減緩。其次，加入開關接地節點(Node-to-ground)的緩衝器(Snubber)，時間常數約為1.5奈秒。最後，注意配置。輸入電容必須以相當接近的距離繞過主開關，而且緩衝器必須靠近下端MOSFET。
降低Vds MOSFET達高傳導/低成本
新款MOSFET上市時，都具有特定額定Vds電壓的低閘極充電及低導通電阻規格，不過，一般的趨勢是，如果能夠降低額定Vds，對於相同的電流傳導能力而言就能夠減少晶片大小、成本及閘極充電。對於特定的晶片大小或封裝，減少Vds可達到低導通電阻及高電流傳導能力。
低閘極充電有助於降低閘極驅動所需的電量而提高效率，另外也能使得低閘極驅動能力的控制器迅速開關，而不須要加入閘極驅動階段。在大量應用中，必須能使用低閘極驅動能力的低成本控制器，才能達到成本目標。
緩啟動上端閘極可排除開關過衝
這個目標是修改上端閘極以減輕下端MOSFET的應力。上端MOSFET迅速關閉會在上端MOSFET汲源極造成應力，不過，在實際的12伏特應用中，這個過衝很少超過7伏特。此外，關閉上端MOSFET的速度也會實質影響效率，另一方面，啟動的速度會影響開關節點的過衝，最高可達輸入電壓的2.5倍，上端MOSFET的啟動速度對於效率則較無影響，因此須要設法減緩上端MOSFET的啟動速度，而非關閉。
傳統加入閘極驅動電阻的作法大多是減緩關閉速度，而非啟動速度。而若將電阻加入「啟動」電容將減緩上端FET的啟動速度，對於關閉速度較不影響，這是因為閘極驅動電流在啟動時流經啟動電容，而非在關閉時流經啟動電容。
緩衝器避免電壓應力/振鈴
緩衝器可用以降低電路中特定節點的電壓應力，出現的時間已經有相當長的一段歷史。由於緩衝器會造成耗損，因此設計人員傾向避免使用，不過，加入緩衝器可降低過衝，在不致於造成過多耗損情況下，即可減緩閘極驅動的啟動速度。另外，緩衝器也是迅速抑制50M～100MHz振鈴的唯一方法。
從開關接地節點連接的電阻及串聯電容可連接同步降壓電路。根據試驗結果，降低電阻值以達到大約1.0～1.5奈秒的時間常數，最能夠達到過衝減少及振鈴抑制的效果。試驗結果也顯示出位置是減少過衝的關鍵。如果將緩衝器從上端FET附近移至下端FET附近，可將過衝減少6～7伏特。
圖1顯示運用上述設計要領的試驗電路，圖2為加入緩衝器之前的主要波形，而圖3則為加入緩衝器之後的波形，可明顯發現，過衝減少6伏特，且振鈴持續時間減少三倍。此外，在負載電流為16安培(A)的另一個應用中，將2,200pF與0.68歐姆串聯的效果最好。在切換頻率為300kHz的情況下，由於緩衝器而增加的耗損預估為Csnubber乘上VIN平方，再乘上切換頻率(在此電路中為45毫瓦，在16安培應用中大約為100毫瓦)。
 |
| 圖1 動力系統示意圖 |
 |
| 圖2 加入緩衝器使啟動減緩前的主要波形 |
 |
| 圖3 加入緩衝器之後閘極減緩的主要波形 |
 |
| 圖4 主要電源零件及緩衝器的較適合配置 |
鄰近耦合配置抑制過衝/雜訊
將輸入電容放置在相當靠近下端源極與上端汲極的位置進行耦合，有助於減少系統中出現的過衝及雜訊。雖然鄰近耦合不會使緩衝器抑制振鈴，不過可以縮小550M～100MHz天線的尺寸。在多個6伏特輸入轉換器的高靈敏度高頻率無線射頻應用中，鄰近耦合對於輸入電容所達到的改善，足以解決嚴重的系統層級雜訊問題。
圖4即為FET、輸入電容及緩衝器較適合的配置。依據試驗所得到的經驗，以上三種方法都能夠調節同步降壓轉換器的主要波形，因此能夠使用低電壓主開關。調節也能夠避免系統雜訊問題，並加速最終產品推出的時程。雖然使上端啟動減緩且加入緩衝器會造成耗損，不過低電壓FET能夠提升更高的效能。
