半導體市場自2012年開始將進入28奈米產品傾巢而出的階段，為強化產品競爭力，整合元件製造商(IDM)意法半導體(STMicroelectronics)已藉由加入半導體技術聯盟的方式，研發出專屬的28奈米製程技術，並預計於明年底開始量產。
 |
| 意法半導體資深執行副總裁暨技術長Jean-Marc Chery表示，該公司獨有的半導體製程技術，不論效能或成本效益均極出色。 |
意法半導體資深執行副總裁暨技術長Jean-Marc Chery表示，為持續掌握更先進的製程技術，該公司先前已加入PreT0與ISDA兩大互補式金屬氧化物半導體(CMOS)技術聯盟，前者主要專注於先進CMOS技術研究；後者則致力於32、28與20奈米(nm)以下基體(Bulk)與低功耗(LP)技術開發，藉此即時獲得可實際量產的先進半導體技術。
目前意法半導體以在ISDA聯盟的技術基礎上，自行發展出新的28奈米CMOS製程技術，包括28奈米閘極優先(Gate First)CMOS28LP與FD-SOI。Chery指出，在ISDA聯盟的技術中，為了讓晶片擁有低功耗與高效能，得分別採用LP與GP電晶體製程平台，導致廠商得花費更大的成本，且採用低功耗製程的中央處理器(CPU)，雖然洩漏功耗較低，但在高效運行時功耗卻會隨之提升，而採用快速製程的CPU在待機時洩漏功耗較高；而意法半導體的Gate First與FD-SOI技術則可解決上述問題，且產品還具備較低成本的特性。
Chery透露，意法半導體自行研發的28奈米製程，預計將於2012年初開始試產，預計明年底即可上線量產，主要將先用於應用處理器的生產。至於製造產能，初期將以意法半導體自家晶圓廠為主，待未來需求量攀升後再和台積電展開合作，藉委外代工擴增產能。
另外，在20奈米節點以下的關鍵技術除FD-SOI外，還包括鰭式場效電晶體(FinFET)，Chery認為，20奈米以下的製程技術已不同以往，將遭遇電晶體架構與微影技術難題，業者需要有更大的技術改變與新的製程設備，也因此三維(3D)電晶體堆疊的FinFET與2D電晶體加上FD-SOI技術遂被提出，而意法半導體在28奈米即率先採用FD-SOI，所以，未來發展20奈米以下製程技術時，該公司將可更順利解決技術難關。
據了解，目前在邏輯元件有能力採用FinFET的業者主要包括英特爾(Intel)、台積電，以及ISDA聯盟中的意法半導體、三星(Samsung)和IBM。
