具小體積/低成本/高彈性優勢 PoP封裝層疊風潮興

作者: 林振財
2009 年 02 月 27 日
PoP層疊封裝技術是透過將兩個或更多元件,以垂直堆疊或是背部搭載的方式來節省印刷電路板(PCB)的占用空間,封裝間的電子接線直接相連,然後再由位於下方的封裝元件連接到電路板,雖然這個技術基本上可允許超過兩個以上的封裝元件垂直堆疊,但通常在使用時,只會使用兩個封裝。圖1描述PoP技術的典型實現,下方為邏輯電路或中央處理器(CPU),上方則為記憶子系統。邏輯電路或CPU位於下方的主因是通常其須連接到系統電路板的訊號線數量相對要多,圖1顯示的邏輯電路晶片使用打線後密封的方式,不過這類邏輯元件也經常使用覆晶片封裝技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電荷轉移橫向模式提升電容式觸控效能

2009 年 02 月 06 日

突破生產製造瓶頸 大尺寸電容式觸控面板崛起

2009 年 02 月 26 日

高可靠晶片搭配視覺演算法 影像式ADAS滿足車規要求

2015 年 12 月 21 日

耐用度、讀寫速度均達標準 USB 3.1閃存跨足工控應用

2016 年 06 月 25 日

INT8運算最佳化發功 嵌入視覺/深度學習效能大增

2018 年 06 月 04 日

電子保險絲/智慧開關雙重屏障 機器人安全防護有一套

2021 年 03 月 11 日
前一篇
聚積三通道恆流LED驅動器針對建築照明應用
下一篇
SiliconBlue宣布iCE65超低功耗FPGA量產出貨
最新文章

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日

ROHM/台積公司建立戰略合作夥伴關係

2024 年 12 月 13 日

晶睿通訊2024全球安防排名14位

2024 年 12 月 13 日