台積電16奈米/InFO聯合助攻 賽靈思低成本FPGA性能更上層樓

作者: 黃繼寬
2021 年 03 月 19 日

賽靈思(Xilinx)近日發表其針對超小型設備、成本敏感型與邊緣運算應用所設計的新款UltraScale+產品,包含帶有安謀(Arm)核心的Zynq與帶有收發器的Artix FPGA系列。在台積電16奈米製程及整合扇出封裝(InFO)的助力下,這次發表的新款FPGA比傳統的賽靈思晶片級封裝產品小了70%,可以滿足工業、視覺、醫療保健、廣播、消費、車載和連網市場中更廣泛的應用。

賽靈思工業、視覺、醫療與科學(ISM)市場總監Chetan Khona表示,全新的Artix和Zynq UltraScale+元件採用台積電最先進的整合扇出型封裝技術,同時也是針對低成本、小尺寸應用所設計的FPGA產品中,唯一採用16奈米製程的產品。藉由更先進的製程與封裝技術,這些元件能提供更高的運算密度、效能功耗比和可擴展性也比過去的產品更優,可滿足智慧邊緣應用的需求。

Artix/Zynq新品鎖定不同應用領域
在賽靈思針對低成本應用所做的產品規畫中,Artix跟Zynq都是已經存在多年,且面向不同應用需求所設計的產品。發表於2011年的Artix 7系列是基於28奈米,帶有6Gb收發器的FPGA,鎖定需要較高通訊頻寬的應用;同樣在2011年問世的Zynq 7000系列,則是整合Arm核心與可編程邏輯資源的可編程SoC。

經過十年之後,許多應用對性能、通訊頻寬的要求,都已經不是現有的產品可以滿足,因此賽靈思決定為這兩條產品線推出新的Artix UltraScale+與Zynq UltraScale+系列。Artix UltraScale+提供每秒16Gb的收發器,以支援連網、視覺和視訊領域的新興協定和進階協定,同時還提供同類產品中最高的DSP運算能力;Zynq UltraScale+則是針對功耗和成本進行最佳化的可編程SoC。

Zynq Ultrascale+已經有多款產品量產,但新推出的ZU1以及已經量產的ZU2和ZU3元件,都會採用InFO封裝。作為Zynq UltraScale+系列中多處理(Multiprocessing) SoC產品線的一員,ZU1專為邊緣連結、工業和醫療物聯網系統而設計,包含嵌入式視覺攝影機、支援AV-over-IP的4K和8K影音串流、手持式測試設備以及消費和醫療應用。ZU1專為小型化的運算密集型應用而打造,並由以異質Arm架構處理器為基礎的多核心處理器子系統所支援,同時亦可遷移至普遍的封裝元件空間(Package Footprint)進行更大量的運算。 

以AI效能與MCU做出決定性區隔
在InFO封裝與16奈米製程的幫助下,Artix UltraScale+跟Zynq UltraScale+的外觀尺寸,已經跟許多高性能MCU相當接近,功耗在深度休眠模式下,也已經壓低到180奈瓦。但Khona指出,與眾多MCU相比,賽靈思提供的方案,有一個決定性的差異,就是其執行AI運算的效能,是目前市面上的MCU難以往其項背的。

即便只看CPU子系統,Zynq Ultrascale+的DMIPS跟目前市場上最優秀的MCU相比,也不遜色,若是把可編程邏輯資源所帶來的AI加速效果納入評比,則Zynq Ultrascale+的實際性能,將遠遠甩開目前市場上所有的MCU方案。因此,Khona相當有信心地指出,對於需要在本地端執行AI運算的嵌入式應用而言,賽靈思提供的解決方案,將是性能最強的選擇。
 

標籤
相關文章

台積電獲瑞薩28奈米訂單 IDM委外前景俏

2010 年 08 月 03 日

超越摩爾定律 FPGA導入3D TSV製程

2010 年 10 月 28 日

策略大轉彎 NI新款CompactRIO全面導入Linux RT

2013 年 08 月 20 日

Xilinx AI轉型拉攏資料中心 劍指Intel、NVIDIA

2018 年 10 月 19 日

AI應用推陳出新 賽靈思力轉靈活彈性平台發展

2019 年 05 月 17 日

台積電CoWoS技術助攻 賽靈思刷新FPGA容量紀錄

2019 年 08 月 27 日
前一篇
應材推出AI製程控制方案 提升良率/縮短研發時間
下一篇
專訪NXP全球銷售與行銷執行副總裁Steve Owen UWB個人物聯網連接潛力無窮