由於越來越多晶片採用Chiplet架構，或利用先進封裝技術實現功能整合，IC設計者越來越需要一套可以滿足相關需求的設計工具。為回應市場需求，益華電腦(Cadence)近日發表Cadence Integrity 3D-IC平台。這個平台可將設計規劃、實現和系統分析，整合在單個且統一的管理介面上。該平台可支援Cadence的第三代3D-IC解決方案，通過熱完整性、功率和靜態時序分析能力，為客戶提供以系統級PPA表現，使之在單一Chiplet中能妥善發揮效能。
Integrity 3D-IC平台能夠提供系統規劃、整合式電熱、靜態時序分析和物理驗證流程，從而實現更快、更高品質的3D設計收斂。該平台還結合了3D探索流程，利用2D設計網表，根據用戶的輸入項目，創建多個3D堆疊場景，自動選擇最佳及最終3D堆疊配置。此外，平台資料庫也能夠支援所有3D設計類型，讓工程師可以同步在多個流程節點進行設計，並與封裝設計團隊、以及使用Cadence Allegro的半導體組裝/測試外包(OSAT)公司，進行無縫協同設計。
Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶表示，Cadence一直是業內主要的3D-IC封裝設計工具供應商之一。隨著近年來先進封裝技術快速發展，我們看見客戶的強烈需求，就是必須進一步在現有工具的基礎上，提供一個更緊密的整合型平台，將設計實現技術與系統級規劃分析連結在一起。隨著產業不斷推進開發差異化的3D堆疊晶粒配置，全新的Integrity 3D-IC平台讓客戶能夠實現以系統驅動的功率、性能和面積(PPA)，降低設計複雜性，加速產品上市。
Integrity 3D-IC平台是Cadence 廣泛的3D-IC解決方案系列產品中的一員，此一系列產品組合在原有數位產品之外，增添了系統、驗證以及矽智財功能。此一更加多元的解決方案通過由Palladium Z2和 Protium X2平台組成的Dynamic Duo，提供整個系統的軟硬體協同驗證和功率分析。該平台支援基於Chiplet技術的埠實體層矽智財，和專門將延遲、頻寬和功率的PPA進行優化。
Integrity 3D-IC平台提供協同設計的可行性，現有的Cadence設計工具幾乎都能在這個平台中進行共同設計，例如Virtuoso、Allegro、Quantus、Tempus、Sigrity、Clarity和Celsius等。
imec 3D 系統整合資深研究員兼專案總監Eric Beyne就表示，隨著3D-IC設計的持續發展，越來越需要有效地自動化3D堆疊晶粒系統的規劃和分區。作為奈米電子和數位科技領域中，世界領先的研究和創新中心，我們透過與Cadence的長期合作，成功地找到了自動分區設計的方法，以構建具有更高存取記憶體頻寬的最佳3D堆疊，從而在先進製程設計中，提高性能並降低能耗。 根據我們研究團隊在多核高效能設計結果，Cadence Integrity 3D-IC平台將存儲器整合在邏輯流程，可以進行跨晶粒的規劃、設計實現和多晶粒靜態時序分析。
