由於人工智慧(AI)與物聯網(IoT)的興起，帶動了大量的IC需求，而許多應用所需的感測器IC對於線寬/線距要求較低，且注重產品成本。因此，近年來如三星(Samsung)、日月光、Intel等大廠，皆紛紛投入面板級扇出型封裝(Fan-Out Panel Level Packaging, FOPLP)技術研發，期待藉此達到比晶圓級扇出型封裝(Fan-Out Wafer Level Packaging, FOWLP)更高的生產效益。預估FOPLP的市場銷售額在2023年將達到2.793億美元。
有鑑於智慧型手機的市場需求，追求輕薄短小的同時，仍舊希望在功能及效能上有顯著提升，因此必須同時做到增加可支援的I/O數量並降低厚度，而過往採用覆晶堆疊封裝技術(Flip Chip Package on Package)進行晶片堆疊，一旦改採扇出型封裝(Fan-Out)技術，整體封裝厚度預期可節省20%以上，因此從2015年開始，扇出型封裝產值便快速成長。
儘管目前FOWLP技術的主流規格成熟，亦能做到較為精密的線寬與線距。然而近年來FOPLP封裝技術受到的關注逐漸提高，濕製程設備商亞智科技(Manz)總經理林峻生指出，目前市面上許多電源IC或是感測器，FOPLP即能達到其對於線寬、線距之要求，在成本的考量之下，FOPLP即受到相關業者的認可。
而目前FOWLP的成本仍居高不下，成本儼然成為FOPLP的最大優勢。許多大廠紛紛將重點技術由FOWLP轉向以面積更大的方型載板，如玻璃基板的FOPLP封裝製程，可望提升面積使用率及3~-5倍生產能力，進而有望降低50%以上成本。
根據研究單位Yole指出，2018年至2023年，FOPLP的年複合成長率(CAGR)將可望達到70%以上。市場預估FOPLP銷售額在2023年將達到2.793億美元，這促使了技術開發已有相當基礎的封裝廠、PCB載板廠及面板廠皆積極布局。另一方面，較為老舊的3.5代面板廠，由於生產經濟效益低落，因此也將設備轉為投入FOPLP封裝。
FOPLP具備了低成本的優勢，然而該技術的最大挑戰是設備尚未有一主流標準化之規格，載板面積各家皆有不同主張，成為該技術的發展局限。在未來，製程與設備出現標準化規格後，成本的優勢也將更上層樓。
