為了持續提高電晶體密度，晶片製造商正採取兩種可相互搭配的途徑。一種是依循傳統摩爾定律的2D微縮，藉由導入極紫外光(EUV)微影系統與材料工程以縮小線寬；另一種是使用設計技術最佳化(DTCO)與3D技術，將邏輯單元布局最佳化來增加密度，而不需要改變微影間距。若採取第二條路徑，必須導入晶背電源分配網路與閘極全環(Gate-All-Around, GAA)電晶體等新的結構。但不論是何種途徑，都面臨諸多工程與技術上的挑戰。為協助晶片製造商克服這些難題，應材(Applied Materials)近日分別針對2D微縮與3D GAA發表新的技術方案，希望藉此幫助晶片廠商改善次世代邏輯晶片的功率、效能、單位面積、成本與上市時間(PPACt)。
應材半導體資深副總裁暨半導體產品事業群總經理Prabu Raja博士表示，針對2D微縮，該公司這次一口氣發表了七項創新技術，以協助客戶更有效地運用EUV。至於在GAA方面，應材也已備妥製造GAA所需的完整產品組合，包括磊晶、原子層沉積、選擇性去除材料的新步驟，以及兩種新整合性材料解決方案(Integrated Materials Solutions)。
延展2D微縮技術
EUV微影技術的出現，讓晶片製造商得以實現更小的線寬與更高的電晶體密度。然而，晶片製程不斷微縮，使得EUV技術面臨重大挑戰，因而帶動新的沉積、蝕刻與量測技術(Metrology)需求。
EUV光阻劑顯影後，必須透過一連串的中介層(又稱為轉移層與硬質光罩)蝕刻晶片圖案，才能將圖案轉移至晶圓上。目前這些薄層都是使用旋轉式技術進行沉積，應材這次推出專為EUV設計的Stensar先進圖案化薄膜(Advanced Patterning Film)，則是使用應材的Precision化學氣相沉積(CVD)系統。相較於旋轉式沉積技術，應材的CVD薄膜能協助客戶調整EUV硬質光罩層的厚度，並獲得蝕刻彈性，讓轉移至整個晶圓的EUV圖案達到近乎完美的均勻度。
應材也詳述了Sym3 Y蝕刻系統的特殊功能，能讓客戶在同一個反應室中蝕刻與沉積材料，以改善要蝕刻到晶圓上的EUV圖案。Sym3反應室會小心地移除EUV光阻劑，再使用特殊方式重新沉積材料，以減少隨機誤差所造成的圖案偏差。改善後的EUV圖案可以提高良率與晶片功率和效能。身為DRAM導體材料蝕刻系統最大供應商，應材的Sym3技術不僅已廣泛應用於記憶體，更迅速獲得晶圓代工/邏輯製程客戶的青睞。
應材也展示了PROVision電子束(eBeam)量測技術，可穿透晶片的多層結構，準確量測整個晶圓的EUV圖案線寬，幫助客戶解決邊緣放置(Edge Placement)錯誤，這是其他量測技術無法做到的。在2021年，應材的電子束系統營收成長了將近一倍，並成為電子束技術第一大供應商。
GAA電晶體的工程設計
新興的GAA電晶體體現了客戶如何利用3D設計技術和DTCO布局創新來補強2D微縮，因此即使2D微縮技術式微，仍能快速提高邏輯密度。創新的材料工程解決方案也改善了GAA電晶體的功率和效能。
在FinFET中，形成電晶體電氣路徑的垂直通道是藉由微影 和蝕刻形成的，這些製程可能導致通道寬度以及通道表面粗糙程度不均勻，進而對功率和效能產生負面的影響，這是除了鰭高的物理限制外，客戶轉向GAA的主要原因之一。
GAA電晶體類似被旋轉了90度的FinFET電晶體，使通道變成水平狀而非垂直狀。GAA通道是利用磊晶和選擇性材料去除技術所形成，這些技術可讓客戶精確設計寬度和均勻性，以達到最佳的功率和效能。應材推出的第一個產品是磊晶系統，此後即一直是市場領導者。應材在2016年推出Selectra®系統時，就開創了選擇性材料去除技術的先河，並且是市場的領導者，至今客戶使用的反應室已超過1,000個。
製造GAA電晶體的主要挑戰之一是，通道之間的空間只有10奈米左右，客戶必須在有限的空間內將多層閘極氧化層(Gate Oxide)和金屬閘極堆疊沉積在通道的四面。
應材針對閘極氧化層堆疊開發了IMS系統。更薄的閘極氧化層可以產生更高的驅動電流和電晶體效能。然而，較薄的閘極氧化層通常會導致較高的漏電流，從而浪費功耗並產生熱能。新的IMS系統將等效氧化厚度縮減1.5埃(Angstrom)，使設計者能夠在不增加閘極漏電的情況下提高效能，或者在保持效能不變的情況下將閘極漏電減少10倍以上。此系統它將原子層沉積(ALD)、熱處理步驟、電漿處理步驟和量測技術整合在一個高度真空的系統中。
應材還展示了用於GAA金屬閘極堆疊工程設計的IMS系統，使客戶能夠改變閘極厚度，以調整電晶體的閾值電壓，滿足從電池供電的行動裝置到高效能伺服器等特殊運算應用的每瓦效能目標。它可在高度真空中執行高精度的金屬ALD步驟，實現預防大氣污染的目標。
