針對65奈米及往後世代所需的化學氣相沉積(CVD)技術，應用材料於近期推出Producer HARP(high aspect ratio process；高縱深比填溝製程)系統。這套系統符合淺溝隔離層(STI, Shallow Trench Isolation)和前金屬介質沉積(PMD, Pre-Metal Dielectric)等製程設備所需之大於7：1高縱深比的填溝技術條件。
因HARP系統是利用熱製程來作業，所有矽元件並無任何電漿損害，進而能改善系統可靠度。對前金屬介質沉積層而言，應用材料這套系統已展現其填溝技術實力，不但可用在小於10奈米技術，且熱預算能適用於先進材料，包括矽化鎳(NiSi)。
就應力工程基板而言，客戶運用於90奈米元件的N型金氧半導體(NMOS)之驅動電流已有顯著的改善，在沒有額外的成本需求或光罩層下，預期65奈米元件會增加使用HARP製程技術。我們預期在不增加製程整合複雜性的狀況下，每晶片世代的速度收益約改進10～20%的整體電晶體速度。
HARP 製程是架構在應用材料已量產證明的Producer平台上，這是目前應用材料已在業界推出超過750套的化學氣相沉積(CVD)系統。藉由創新的臭氧－四乙氧基矽烷(ozone-TEOS)製程化學，並配合高效能的反應室設計，使這套系統比起傳統填溝技術的生產力更是大幅改善。
