掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

善用感測器技術 LED照明環保優勢倍增

2011 年 06 月 13 日

徹底釋放運算能力 處理器邁向異質系統架構

2013 年 11 月 17 日

導入高效能控制演算法 MI無線充電提升傳輸功率

2013 年 11 月 30 日

漏電感影響明顯降低 CCM反馳轉換器效率佳

2016 年 05 月 29 日

PCBECI標準搭橋 電路板產業走向工業3.x

2019 年 05 月 26 日

傳統車聯網安全防護現漏洞 透徹攻擊路徑VSOC保資安

2024 年 05 月 09 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術