掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

通盤考量電路配置 高效/小型AC-DC電源設計有譜

2011 年 10 月 31 日

實現無線通訊協定差異化 TD-LTE實體層挑大樑

2011 年 11 月 03 日

內建智慧診斷功能 高側開關提升汽車電路保護

2013 年 01 月 14 日

類比/PWM調光搭配得宜 LED照明色彩更繽紛

2014 年 08 月 21 日

感測器/藍牙低功耗添力 穿戴裝置開創智慧聯網新應用

2015 年 02 月 12 日

電源供應器搭配浪湧保護元件 LED照明系統延長使用壽命

2015 年 11 月 26 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術