提升SoC生產良率 記憶體修復機制扮要角

作者: 侯冠州
2016 年 12 月 12 日

記憶體測試將成降低晶片開發成本及提升良率最佳法門。隨著製程的演進及現今系統晶片設計日趨複雜,以往碰到記憶體損壞,即把晶片丟棄的作法已經讓系統晶片供應商的成本不堪負荷。為有效提升晶片良率並控制開發成本,已有愈來愈多系統單晶片(SoC)供應商開始在晶片設計當中加入記憶體修復機制。因應此一需求,厚翼科技推出高效能累加式記憶體修復技術—HEART,協助晶片業者縮短記憶體測試時程,降低開發成本並提升市場競爭力。

厚翼科技技術服務部經理江繼堯表示,良率是了解品質質量的指標,且跟開發成本也有直接的關係;如何提高晶片良率,使其報廢量越少,已成為控制晶片成本的重要關鍵。現今先進製程晶片的良率沒那麼穩定,從設計前端到產品出貨的過程中,任何一個環節的支出增加,都會影響到晶片成本。因此,SoC供應商開始在晶片設計當中加入記憶體修復的機制,希望可以有效降低成本的損失;而透過該公司的HEART技術,可有效將嵌入式快閃記憶體(eFlash)的測試時間縮短50%,並大幅提升產品良率。

以往碰到記憶體損壞,晶片商多採用直接丟棄晶片的作法,然而,隨著晶片設計進入先進製程愈加複雜化,良率不若以前穩定,此一作法已讓SoC供應商的成本不堪負荷,為因應此一情況,愈來愈多SoC供應商開始在晶片設計當中加入記憶體修復的機制,希望可以有效降低成本的損失。

不過,記憶體修復電路不只是多加了備援記憶體(Spare Memory)這麼簡單。江繼堯指出,進行記憶體修復,還須同時考慮將錯誤的記憶體做置換、eFuse可讀取的次數、電源開關、與內嵌式記憶體檢測(MBIST)應該如何配合等因素。傳統的記憶體修復技術只支援一次性的修復,使用者花了時間制定修復機制,在第一次修復之後若還出現新的錯誤時,這顆晶片依然只能丟掉;為此,厚翼科技提供HEART高效能累加式記憶體修復技術

據悉,HEART的優點包括:可解決單次記憶體修復和系統層級的Soft defect無法修復的問題、解決因過度存取efuse而造成修復失敗的問題,以及還能從硬體架構上進行累加式修復電路的設計,可重複對備援記憶體進行配置(Re-configurable),藉此提升記憶體修復率。

標籤
相關文章

搶占智慧手表先機 飛思卡爾祭32bit MCU大軍

2013 年 07 月 15 日

IC Insights:半導體龍頭4年後換人當

2010 年 09 月 01 日

日震缺電效應 微型電網重要性彰顯

2011 年 08 月 05 日

12吋晶圓廠撐腰 德儀力拓消費性馬達市場

2012 年 09 月 06 日

高精度電量計扮要角 行動裝置電量顯示零誤差

2013 年 07 月 26 日

鞏固智慧家庭市場勢力 ZigBee HA 1.2標準出爐

2013 年 07 月 26 日
前一篇
因應主電源供應中斷 新型元件滿足備用電源設計需求
下一篇
LoRa/藍牙交叉應用 智慧停車服務逐漸到位