提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

光譜影像系統現身 LED光學特性量測精確度更上層樓

2007 年 02 月 02 日

提升無線子系統效能 FPGA協同處理功不可沒

2008 年 02 月 29 日

加速度計再進化 MEMS開創拾音器新體驗

2009 年 10 月 26 日

IGBT多階轉換器/HVDC技術牽線 智慧電網延伸覆蓋範圍

2014 年 07 月 21 日

即時監測流量/壓力/溫度數據 智慧氣動節能減排有一套

2021 年 08 月 19 日

單視角2D影像深度資訊不漏接 平面影像重建3D立體視覺(2)

2023 年 10 月 16 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN