賽靈思(Xilinx)推出首款支援OpenCL的開發工具。現場可編程閘陣列(FPGA)廠商正積極推出可支援OpenCL設計工具的新一代解決方案，期能協助FPGA深入到主流異質架構運算領域，並加速軟體定義資料中心軟硬體運算架構的整合；而繼Altera推出相關解決方案之後，賽靈思亦於近日針對OpenCL、C、C++發布SDAccel開發環境，可為資料中心提供高達二十五倍的功耗效能比。
 |
| 賽靈思亞太區銷售及市場副總裁楊飛表示，SDAccel開發環境可加速FPGA於資料中心的開發流程，並為伺服器提供高達二十五倍的功耗效能比。 |
賽靈思亞太區銷售及市場副總裁楊飛表示，資料中心業者目前面臨的困境為，在擴充伺服器運算硬體時，需要的是容易編程、低功耗、高傳輸量且低延遲率的硬體；不過，目前主流的中央處理器(CPU)及繪圖處理器(GPU)方案，其功耗幾乎都超過100瓦(W)，加上低傳輸量和高延遲率等缺點，容易造成伺服器數量激增。因此，業界近來正興起以功耗低於25瓦且易於編程、高傳輸量的FPGA做為伺服器擴充性解決方案的風潮。
根據2013年HotCloud大會報告指出，FPGA可做為資料中心的大型平行運算加速器。相較於CPU及GPU，FPGA功耗效能比可提升二十到二十五倍，延遲率也比CPU加快五十到七十五倍。
楊飛進一步指出，雖然FPGA擁有上述優點，不過要使其廣為業界所用，增加普及率，仍有障礙須要克服；其中一個即是要打造FPGA硬體專用的軟體開發流程，以為軟體工作流程提供單一、方便使用的工具；而賽靈思不僅專注於完整的軟硬體解決方案，更致力於為工程師打造類似CPU與GPU的開發環境，讓工程師可基於常見的PC開發平台，更輕易上手FPGA的軟硬體工具。
因應上述目標，賽靈思近日推出軟體定義開發工具–SDAccel，並同時提供函式庫和開發板。值得注意的是，SDAccel將支援軟體工程師廣為使用的OpenCL、C、C++程式碼，讓軟體開發人員可採用全新或既有的OpenCL、C、C++程式碼建立高效能加速器，並針對運算搜尋、圖像識別、機器學習、轉碼、儲存壓縮和加密等各種資料中心應用的記憶體、資料流和迴圈管線等進行最佳化。
事實上，另一FPGA大廠–Altera，早已先於賽靈思推出支援OpenCL開發的設計工具。不過，楊飛強調，SDAccel的優勢在於，其內建的編譯器可提供媲美手動編譯暫存器傳輸級(RTL)代碼的水準；亦即，SDAccel具備類似高階層合成(HLS)工具的功能，可加速OpenCL、C、C++程式碼轉譯成RTL代碼的過程。
