賽靈思(Xilinx)20奈米(nm)現場可編程閘陣列(FPGA)產品陣容強勢登場。為順利從28奈米挺進至20奈米世代，賽靈思除借重台積電在先進的製程技術之外，亦重新設計了全新的設計架構–UltraScale及設計工具–Vivado，以突破FPGA從28奈米過渡到20奈米面臨到的物理局限及設計瓶頸，亦讓賽靈思的20奈米FPGA產品陣容得以超越競爭對手率先鳴槍開跑。
 |
| 賽靈思全球品質控管與新產品導入資深副總裁湯立人表示，FPGA產品若要順利挺進20/1X奈米世代，廠商除了較勁先進製程技術之外，全新的設計架構/工具/方法亦為關鍵因素。 |
賽靈思全球品質控管與新產品導入資深副總裁湯立人表示，以光纖網路、數位影音及無線通訊領域為例，其未來的需求勢必分別朝1Tb/s、8K4K及先進長程演進計畫(LTE-Advanced)的世代邁進，屆時將帶來大量的封包數據、頻寬、資料流處理等需求，亦為高階系統設計帶來艱鉅的挑戰；因此先進製程的FPGA產品重要性將顯著攀升。
不過，湯立人指出，由於FPGA產品本身在浮點運算、封包處理、布線資源與邏輯單元分配上具有物理局限性，因此從28奈米進階到20奈米製程後，其在性能及功耗方面的表現並不會改善多少，無法應付日趨複雜的系統運用，工程人員可能因此遭遇設計瓶頸，而不得不採用所費不貲的特定應用積體電路(ASIC)或設計彈性較不高的特定應用標準產品(ASSP)。
因此湯立人進一步表示，FPGA若要從28奈米順利挺進至20奈米，甚至是1x奈米世代，並提供給工程人員效能優異的可編程元件，FPGA廠商的角力重點已不僅僅止於單純的先進製程競賽，更重要的是全新的設計架構、設計工具及設計方法(Design Methodology)如何與先進製程FPGA多方搭配，方能解決20/1x奈米FPGA產品面臨到的各種物理局限和設計挑戰。
有鑑於此，賽靈思特別針對20/1x奈米世代設計出類ASIC級(ASIC-class)的FPGA架構—UltraScale，能提供FPGA產品新一代的布線技術，以及高於過往解決方案兩倍的布線資源；在邏輯區塊的分布上亦採用新的可配置邏輯區塊(Configuration Logic Block, CLB)封裝，改善過往因邏輯單元分布鬆散而導致的時脈偏移詬病，使UltraScale FPGA產品具備ASIC級的時脈技術。
湯立人指出，這些新的邏輯架構和功能，可突破20/1x奈米晶片遇到的效能瓶頸，且所需功耗僅有目前解決方案的一半，並讓所有的邏輯區塊使用率達90%以上，而過往可能只有75～80%；亦即，當FPGA內含兩百萬個邏輯單元時，工程人員可使用到一百八十萬個，讓系統效能和整合度較過往提升一點五到兩倍。
除了UltraScale架構係賽靈思的20奈米FPGA產品能領先競爭對手一到兩個季度的關鍵之外，與全新的設計工具–Vivado和設計方法–UltraFast的搭配，亦為UltraScale FPGA產品提供各種ASIC級的可編程效能。
事實上，賽靈思目前在28奈米產品已有72%的市占率，如今其20奈米FPGA產品陣容–Kintex及Virtex又搶先競爭對手率先亮相，使賽靈思再度於20奈米節點搶占先機。對此湯立人指出，事實上賽靈思已不再著眼於FPGA市場的競爭，由於20奈米FPGA產品與設計工具/方法能快速為客戶的系統創造出差異化設計，因此賽靈思更企盼20奈米FPGA產品未來能成為ASIC/ASSP設計的絕佳替代方案。
