整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

降溫/靜音雙管齊下 Vista PC熱量管理技術大躍進

2007 年 09 月 05 日

提升量測準確度 示波器ENOB值成關鍵指標

2011 年 12 月 08 日

公共運輸減碳刻不容緩 重型車輛電動化多路齊發

2022 年 08 月 08 日

滿足高功率併網型應用 SiC實現低耗損/無縫功率轉換

2022 年 08 月 15 日

常關需求引發路線之爭 D-mode GaN不容低估(1)

2023 年 10 月 31 日

無跡卡爾曼濾波精確度提升 衛星定位非線性無跡轉換效能佳(2)

2024 年 12 月 20 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程