活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

兼具設計彈性與成本優勢 FPGA加速RFID讀取機開發

2006 年 07 月 25 日

ARM/MP模組雙管齊下 可定製微控制器實現SoC

2007 年 11 月 21 日

整合光源與驅動電路 LED照明模組邁向光電一體化

2013 年 04 月 11 日

滿足EV快充需求 高功率充電SiC強力後援

2021 年 07 月 22 日

優化系統操作 HMI設計確保行車安全不馬虎

2022 年 03 月 05 日

感測器監測運動數據 手足車滿足居家復健需求(2)

2023 年 08 月 17 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器