活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電晶體驅動能力優異 Oxide TFT實現超高畫素面板

2012 年 05 月 07 日

採用主動式電壓箝制電路 電動車馬達控制系統更可靠

2013 年 08 月 01 日

掌握MCU軟體設計準則 直流馬達控制精準度升級

2014 年 08 月 24 日

兼顧可靠度/資訊安全/電池續航力 萬物聯網帶動智慧城市發展

2016 年 05 月 12 日

高速LED閃光驅動有斬獲 機器視覺動態感測力升級

2018 年 10 月 04 日

產線自動化有巧門 連接器組裝挑戰迎刃解

2021 年 06 月 07 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器