1x奈米以下先進製程將混搭兩種微影技術。為順利推動16/14奈米鰭式電晶體(FinFET)，以及未來的10/7奈米先進製程，晶圓廠正加緊研發極紫外光(EUV)微影技術，並計畫以浸潤式(Immersion)微影搭配EUV，達到兼顧高解析度曝光和高速/低成本生產效益的目標。
艾司摩爾(ASML)亞太區技術行銷協理鄭國偉表示，由於浸潤式微影技術的解析度無法滿足1x奈米製程需求，因此業界正不斷加碼投資新一代EUV微影方案，以達成十倍以上解析度，持續延伸摩爾定律(Moore’s Law)的發展。不過，EUV機台相對昂貴，晶圓廠基於成本考量，僅將在晶圓關鍵層(Critical Layer)導入EUV技術，並於非關鍵層沿用浸潤式微影，因而揭開全新的混合式微影製程模式。
事實上，在跨入1x奈米前，半導體產業在20奈米世代就先掀起一波微影技術革新潮。鄭國偉指出，20奈米晶圓單位面積內的電晶體數量激增，且電路線距更緊密，已導致原先單次曝光的浸潤式微影製程不敷使用需求，遂使業界全面轉向雙重曝光(Double-Patterning)形式，以確保益趨複雜的電路能完整顯影在晶圓上。接續20奈米腳步，16/14奈米FinFET挑戰將更為艱鉅，業者除須發展三重曝光外，還須強化影像疊對控制(Overlay Control)、量測及校正能力，方能順利投產。
鄭國偉指出，雙重/三重曝光意味著要進行多次光罩製程，相較於傳統單次曝光，其產生對位誤差而影響晶圓良率的風險將大幅攀升，且多道製作程序亦將加重生產速度和成本壓力，因此對晶圓廠和微影設備開發商而言，如何提升雙重/三重曝光微影設備的製程適用範圍控制(Process Window Control)精準度，並能即時偵測出影像對位誤差或參數漂移情形進行校正，已是當務之急。
也因此，ASML在傾力開發EUV技術的同時，也不斷針對浸潤式微影應用精益求精，並已於近期推出一套整合曝光機(Scanner)、量測系統和電腦輔助設計軟體的全方位微影解決方案(Holistic Lithography)，協助晶圓廠提升製程控制能力，並透過縝密且自動化的量測和校正，確保多次微影製程的影像疊對精確度，以優化生產良率及成本。
鄭國偉強調，新型浸潤式、EUV微影設備，以及未來的混合式微影技術，皆將成為半導體製造業從20奈米邁向16/14奈米FinFET和10奈米以下先進製程的關鍵利器，重要性將不容忽視。
