全球主要封測廠正積極擴充散出型晶圓級封裝(Fan out Wafer Level Package, FOWLP)產能。為滿足中低價智慧型手機市場日益嚴苛的成本要求，手機晶片大廠高通(Qualcomm)正積極導入更省材料、厚度更薄的新一代FOWLP封裝技術，以進一步降低晶片製造成本，促使日月光、矽品等封測業者加緊擴大相關產線建置。
工研院IEK系統IC與製程研究部/電子與系統研究組產業分析師陳玲君表示，平價高規智慧型手機興起，促使應用處理器(AP)與基頻處理器(BP)等關鍵零組件開發商戮力降低生產成本，以吸引原始設備製造商(OEM)青睞。其中，高通為搶食中低價智慧型手機市場，已要求封測廠商須盡快建置低成本封測產線，以提升其晶片價格競爭力。
陳玲君進一步指出，目前包括日月光、矽品、Amkor與STATS ChipPAC等封裝業者為爭食高通龐大的訂單，都已開始積極研發FOWLP技術。相較於現今常見的堆疊式封裝層疊(Package on Package, PoP)，FOWLP由於毋須使用載板材料，因此可節省近30%的封裝成本，且封裝厚度也更加輕薄，將有助於提升晶片商產品競爭力。
事實上，FOWLP封裝技術的矽智財(IP)專利已被英飛凌(Infineon)所掌握，且此一技術已率先應用在該公司各式電源晶片產品線。不過，隨著技術持續改良，未來FOWLP可望用於封裝應用處理器與基頻晶片等數位邏輯元件，遂成為各家專業封測代工廠爭相競逐的技術。
據了解，目前各家專業封測代工廠可透過自行改良FOWLP技術或者直接付IP授權金給英飛凌等兩種方式取得相關技術；其中，日月光、矽品與Amkor仍在測試此一製程技術中，而STATS ChipPAC則已選擇與英飛凌直接進行技術合作。
值得注意的是，由於FOWLP技術可視為晶圓級封裝的延伸，需要許多如沉積、曝光與布植等前端晶圓級設備，因此建置一條FOWLP封裝產線將動輒新台幣10幾億元，對封裝測試廠而言是相當鉅額的投資，若晶片客戶本身的出貨量不夠大，則此一技術經濟效益恐將無法彰顯。
陳玲君分析，現今高通已是全球最大的行動裝置晶片供應商，因此確實有能力要求封測廠投入此一技術研發，並藉此慢慢汰除成本較高的PoP製程技術，以最低的封裝測試成本提升該公司解決方案競爭力，進而大舉搶占中低價智慧型手機市場。
然而，FOWLP封裝產線何時能開始量產數位邏輯晶片，仍須觀察日月光與矽品等業者研發進度。陳玲君認為，封裝業者目前正在努力精進FOWLP製程在打線、植球與重分布層(RDL)等技術，以因應數位邏輯晶片大面積與多腳位的挑戰，預估2014年可望開始量產。
