益華電腦(Cadence)宣布其數位與客製/類比工具軟體已通過台積公司(TSMC)最新10奈米(nm)FinFET製程技術的設計參考手冊(Design Rule Manual, DRM)與SPICE模型認證。
Cadence資深副總裁兼EDA策略長徐季平博士表示，客戶能開始運用10奈米FinFET解決方案，克服設計複雜性且快速上市，而我們已在早期採用的客戶身上看到成功例子。台積公司與Cadence的長期合作為矽晶技術帶來持續進步，且在最新製程技術的基礎上不斷地創新。
台積公司設計基礎架構行銷事業部資深協理Suk Lee指出，我們與Cadence非常密切地合作認證流程，使彼此的客戶都能夠享受先進FinFET製程技術在效能與功耗方面的改善。獲認證的Cadence客製/類比、數位設計實現和Signoff工具，已為客戶的10nm FinFET設計在減少重複設計並提高可預測性方面做好準備。
該工具軟體提供10nm FinFET製程上快速的設計收斂，包括Encounter數位設計實現系統，提供16奈米與10奈米製程的關鍵技術，支援平面規畫、布局與繞線，具備完善整合的顏色/腳位存取/變異性感知的時序收斂、時脈樹與功耗最佳化；Tempus時序Signoff解決方案支援10奈米設計所要求的波形傳遞(Waveform Propagation)、米勒效應(Miller Effect)、超低功耗、多重曝光與FinFET技術有關的變異性等。
益華電腦網址：www.cadence.com
