益華電腦宣布智原科技透過採用Cadence完整的工具流程，已成功完成該公司最大型的系統單晶片(SoC)專案開發。這是一顆邏輯閘數達三億個的4G基地台晶片。藉由在其階層式(Hierarchical)設計流程中部署Cadence Encounter數位設計工具，智原科技的設計團隊在短短的7個月內，就完成這顆複雜SoC從後段建置到投片的工作。
益華電子設計自動化(EDA)產品策略長徐季平表示，對智原科技來說，為管理這類大型SoC設計日益提升的複雜度，須要採用緊密整合的解決方案，以協助設計人員快速地將創新設計落實為真正的產品。透過發揮Encounter數位設計實現系統與驗證方案的功能，智原科技大幅提升SoC開發速度。
透過運用Encounter數位設計，實現(EDI)系統中的元件與技術，智原科技成功使這顆SoC每次執行原型設計的時間，從兩周縮短至3～5天，包括GigaOpt多執行緒最佳化與先進分析、Encounter Conformal Equivalence Checker (EC)的階層式EC比較方法論、RC萃取與時序分析的整合性簽核工具。
此外，智原科技還採用Cadence的其他工具與技術，包括Incisive Enterprise Simulator、驗證矽智財(IP)、Encounter Power System、Allegro Package Designer，以及Allegro Sigrity訊號和電源完整性解決方案。
益華電腦網址：www.cadence.com
