益華新款合成解決方案提升RTL設計生產力

2015 年 06 月 16 日

益華(Cadence)推出新款暫存器轉移層次(RTL)合成與實體合成引擎–Cadence Genus合成解決方案,用於解決RTL設計所面臨的生產力難題。該合成解決方案採用多層次大規模平行架構,使合成週轉時間加速五倍並線性擴充至一千萬instances以上大的設計。此外,軟體中最新實體意識內容生成功能,可降低單元層次與晶片層次之間合成反覆率達兩倍以上。


Cadence數位Signoff與Signoff事業群資深副總裁暨總經理Anirudh Devgan表示,透過新款合成解決方案,可見到改善RTL設計生產力的契機,也能以提升的架構層次最佳化作業有效改善PPA,先期客戶們已於其RTL設計流程中採用此解決方案,同時也證實此解決方案的週轉時間與產出量均領先其他同級解決方案。


Genus合成解決方案的主要功能與特色包括,可於多重核心與機器之間執行時序驅動型分散式合成作業,合成流程中所有主要步驟均能有效運用多部機器與各機器中的多重CPU核心;設計中任何子集的完整時序與實體內容均可擷取,並於全面考量晶片層次時序與布局下用於驅動RTL單元層次合成作業,藉此減低晶片層次與單元層次合成週期的反覆率;透過Innovus設計實現系統整合全域繞線作業;全域解析式架構層次PPA最佳化作業。


Cadence網址:www.cadence.com

標籤
相關文章

益華協助瑞昱打造情境感知中樞晶片全時待命功能

2016 年 03 月 23 日

益華獲頒台積公司年度最佳夥伴獎

2015 年 10 月 13 日

益華推出新一代Virtuoso平台

2016 年 04 月 11 日

新唐利用益華硬體驗證平台 加速微控制器設計開發

2020 年 08 月 25 日

耐能採用Cadence IP 提升終端裝置邊緣AI運算效能

2020 年 09 月 09 日

Cadence/台積電共同開發AI驅動之先進製程設計/3D IC解決方案

2024 年 10 月 24 日
前一篇
落實端到端系統防護措施 物聯網安全滴水不漏
下一篇
Altera新款FPGA提升性能/整合度/安全性