益華電腦(Cadence)宣布，該公司旗下Tempus時序簽核(Signoff)解決方案自2013 年秋季發表至今，已成功助力完成兩百件以上的設計定案(Tape-out)，約有一百位客戶已迅速將其應用在混合訊號晶片、高速處理器核心，以及100M+-instance以上大型SoC等各種涵蓋成熟製程節點及先進 FinFET節點的生產設計上。Tempus可提升5至10倍的簽核時序收斂速度並提升功率、效能與面積(PPA)，讓客戶從中獲益。
Cadence數位Signoff事業群資深副總裁暨總經理Anirudh Devgan表示，Tempus是該公司獲客戶採用速度最快的簽核方案，該公司的客戶將其生產用途發揮在物聯網(IoT)、通訊、運算、整合式射頻(RF)及混合訊號 IC等各種應用上。運用Tempus 時序簽核解決方案的客戶產量明顯提升、執行時間更快速且可縮減 ECO設計週期，因此可加快設計上市的時間。
此一時序簽核解決方案具備大量平行化運算與實體意識時序最佳化能力，方便設計人員減少工程變更指令(ECO)設計往返，縮短簽核收斂時間。客戶亦可運用多執行緒及可分配路徑分析(PBA)能力，在數分鐘內分析設計中上千條重要路徑，且不會如使用傳統靜態時序分析方法般，列出數百筆的違規錯誤。此外，該方案專用的實體意識精確時序最佳化，除了使用設計實作工具所獲得的增益外，還可確保PPA明顯提升。
益華網址：www.cadence.com
