益華電腦發表全新的靜態時序分析與收斂工具，稱為Tempus時序簽核(Signoff)解決方案，執行速度比市場上現有工具更快十倍。Tempus可延展以因應數百萬處理程序之設計的全平面分析；Tempus擁有完善整合的簽核收斂環境，巧妙地運用具備實體意識的創新ECO技術，幫助縮短設計收斂到只需數週時間。
這項宣布極具突破性，因為益華電腦解決了設計實現領域中的重大問題。時序收斂與簽核一直都是很大的挑戰–40%的設計實現流程花費在時序收斂與簽核。
Signoff現有3大挑戰：
近年來，設計複雜性暴增，肇因於模式與方案數量增加、更大的設計尺寸、更高效能與更低功耗的要求。效能與容量需要大幅提升，才能夠滿足這些不斷增長的需求。
為了提高最終產品的精準度，靜態時序必須與晶片妥善關聯。益華電腦也必須降低不良率，使時序收斂變得更容易。解決良率問題對晶片的收斂時間、功耗與漏電有很大的影響。
目前，設計收斂曠日耗時，因為時序分析與設計實現之間必須多次反復，以修正時序違反。Tempus提供前所未見的速度與效能，能夠以數百顆中央處理器(CPU)平行執行分析，同時維護完美的時序精準度。Tempus也能夠處理非常大量，涵蓋數百萬處理程序的全平面分析。
益華電腦的工具擁有專為先進製程而精心設計的極精準延遲計算引擎；也擁有以路徑為基礎的分析引擎，能夠降低2～3%的不良率，使時序收斂縮短到只需幾週時間或者幫助減少功耗與面積。
Tempus擁有完善整合的收斂環境，以具備實體意識的ECO功能同時處理數百個檢視，幫助修正簽核環境中的時序違反。
益華電腦網址：www.cadence.com
