奈米電子研究中心愛美科(imec)與益華電腦(Cadence)日前共同宣布，採用極紫外光微影製程(EUV)與193浸潤式(193i)微影技術完成首款5奈米測試晶片的設計定案(Tapeout)。
益華數位Signoff事業群資深副總裁暨總經理Anirudh Devgan表示，此次合作成功可證明該公司與imec持續致力於將曝光技術應用至越來越多更小的製程。透過imec技術與Cadence Innovus設計實現系統，雙方所建立的工作流程為開發創新的次世代行動與電腦先進製程設計奠定基礎。
為生產此測試晶片， imec和Cadence利用EUV搭配自動對準四重曝光(SAQP)和193i光源成功完成處理器設計定案，其中將金屬間距由原先的32奈米縮短為24奈米，再度提升顯影技術。而Innovus設計實現系統，得以讓系統晶片(SoC)開發人員提供較佳PPA設計，同時加速上市前置時間。此外，該由大規模平行架構與突破性的技術所驅動，一般可提升10～20%的PPA，同時可將整體流程速度與產能提高10倍。
imec製程技術開發資深副總裁An Steegen表示，在推展5奈米甚至更小的製程中，該公司與益華的合作扮演重要角色，共同開發出先進製程技術。而所採用的Cadence平台不但易於使用，也有助於工程團隊高效率地開發先進製程所需的規則(Rule Set)。
益華網址：www.cadence.com
