台積電布局行動市場再下一城，除與安謀國際(ARM)聯手透過最佳化28奈米新製程，打造出速度最快的應用處理器外，亦持續厚植20、14奈米技術實力，提出矽中介板(Silicon Interposer)及銅柱導線直連(Bump on Trace)兩項封裝技術，可大幅縮減系統單晶片成本及尺寸，滿足行動裝置日益嚴苛的低功耗與輕薄設計需求。
 |
| 台積電董事長暨總執行長張忠謀表示，三維(3D)IC將成時勢所趨，台積電先進的封裝技術將可滿足其設計需求。 |
台積電董事長暨總執行長張忠謀表示，台積電與安謀國際長期合作甚篤，在40奈米ARM架構處理器方面，台積電更是最大的晶圓代工廠，而至於28奈米製程技術也已展現出領先全球的氣勢，並將原先28奈米高效能(HP)製程優化至兼具高效能與低功耗特性的28奈米HPM製程，進一步產出全球速度最快的ARM處理器。目前該款晶片的製程設計業已定案，將鎖定更低功耗且占位面積更小的行動裝置應用處理器市場。
張忠謀指出，遵循摩爾定律(Moore’s Law)的步調，半導體的20、14奈米等先進製程可望在2013～2015年邁開量產腳步。屆時，周邊封裝技術必須符合電晶體密度更高、整體IC尺寸大幅縮減的設計，因此，台積電已著手布局前瞻性的技術，如可將八個動態隨機存取記憶體(DRAM)整合置入一個中央處理器(CPU)的矽中介板技術，讓原本需要九個封裝的設計，減少至一個，進一步壓低資料傳輸的功耗及SoC尺寸。
此外，台積電獨特的銅柱導線直連封裝解決方案，亦已通過可靠性認證。該技術可將大部分的圓型封裝拉長成橢圓形，讓整個封裝面積變窄，進而以更高的密度來節省成本，同時縮小產品尺寸，對台積電未來開拓行動裝置處理器業務而言，無疑再添一項利器。
另一方面，台積電企業訊息處處長孫又文也透露，台積電在BSI互補式金屬氧化物半導體影像感測器(CMOS Image Sensor)製程技術上亦有進展，未來將可支援至1,600萬畫素，為智慧型手機、平板電腦的微型化鏡頭再添動能。
事實上，受到日震斷鏈危機造成客戶拉貨力道過猛，導致第二季庫存超量影響，第三季半導體景氣已明顯降溫，故包括台積電、友達等大廠紛紛在先前舉辦的第二季法說會中，表示將以調控產能、出清存貨為主要策略因應。也因此，台積電遂將資本支出重心放在20、14奈米先進製程技術，而暫緩產能步調，積極進行庫存去化。
