現場可編程閘陣列(FPGA)將擴大導入覆晶封裝(Flip Chip)，迎接系統設計微型化浪潮。因應微型伺服器和微型基地台(Small Cell)等新型態小型、低成本設備開發需求，FPGA開發商正致力改良晶片電路布局、電晶體設計，並引進新一代毋須IC底板貼合、打線(Wire Bonding)等製程的覆晶封裝方案，以大幅微縮元件占位空間和生產成本。
萊迪思(Lattice)台灣區總經理李泰成表示，電信商為拓展行動寬頻網路覆蓋率，正大舉投入發展各式商用或家用微型基地台，因而帶動系統零組件微型化、低價化的設計趨勢。其中，FPGA做為主處理器與周邊傳輸介面等子系統串連的輔助晶片，更須加緊導入小型封裝、低成本及低功耗電路設計方案，進而縮減系統占位空間。
李泰成強調，隨著微型設計逐漸躍居市場主流，萊迪思也加緊腳步開發小尺寸、低成本FPGA，並在日前推出最新一代採用40奈米、覆晶封裝製程的解決方案ECP5，相較於業界同級產品，可減少40%成本及30%功耗，同時能在大幅縮減體積的前提下提高邏輯功能密度。
據悉，覆晶封裝有別於傳統晶片封裝方式，不須將晶片置放於基板上，再用打線技術將晶片與基板上之連結點連接，而是在晶片連接點上設置凸塊(Bump)，然後將晶片翻轉過來，讓凸塊與基板直接連結，所以能降低封裝成本和尺寸。李泰成也透露，雖然覆晶封裝已問世多年，但良率一直到最近2～3年才有顯著突破，因此該公司也選擇在此時擴大導入該技術，催生更小尺寸且低成本的FPGA。
事實上，除萊迪思以外，Altera和賽靈思(Xilinx)也紛紛在其FPGA產品線中，增加採用覆晶封裝的解決方案陣容，以迎合設備朝低成本、微型化設計快速演進的趨勢。
李泰成進一步指出，對FGPA業者而言，改搭覆晶封裝方案，必須從晶圓設計、電晶體架構和電路布局時就有所因應，因此該公司也投注大量資源研發出電晶體微小化專利技術，並鎖定25k～85k LUT等級產品，避免因一味追求處理性能而犧牲更多的電路布線空間，從而全面滿足微型基地台、微型伺服器等新產品的設計需求。
