突破FinFET/FD-SOI瓶頸 DDC技術讓SoC更省電

作者: Thomas Hoffmann
2012 年 08 月 16 日
為解決28奈米IC漏電流問題,產業界已開始採用全耗盡型(Fully Depleted)電晶體進行IC設計,如鰭式電晶體(FinFET)、全耗盡型絕緣層覆矽(FD-SOI),以及深度耗盡通道(DDC)等。其中,DDC技術可克服FinFET與FD-SOI成本與技術挑戰,尤其適合低成本SoC開發。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

選對合適繪圖控制器 嵌入式顯示應用光彩奪目

2011 年 11 月 28 日

高效能繪圖系統控制器助陣 車載圖形化顯示效能邁大步

2011 年 02 月 24 日

創造殺手級3D IC產品 CPU/記憶體堆疊勢在必行

2012 年 01 月 16 日

邏輯/記憶體特性大不同 3D IC堆疊配置關乎效能良窳

2012 年 03 月 01 日

重新分配功率預算 MCU打造高能效智慧型儀表

2012 年 03 月 29 日

導入複合記憶體架構 嵌入式顯示器效能更上層樓

2012 年 08 月 30 日
前一篇
左擁台積右抱格羅方德 ARM忙擴事業版圖
下一篇
Multitest感測器測試暨校正儀實現九自由度測量