記憶體模組改朝換代在即 2021為DDR5市場化元年

作者: 夏珍
2021 年 06 月 05 日

2020年突如其來的一場疫情打亂了各行各業的發展,受其影響,人們的生活模式在短時間內被迫大幅轉變,工作方式加速數位轉型。疫情下的宅經濟在促進數位經濟如網路遊戲、社群媒體互動與網路消費模式的黏著度提升的同時,帶動了換機潮,而智慧終端裝置的普及又間接拉升了雲端需求。再加上企業數位轉型的剛需,雲端服務滲透率不斷攀升,直接帶動了ICT設備市場的成長。

根據IDC的數據,2020年全球PC出貨量3.03億台,與2019年同期相比成長13.47%;全球伺服器出貨量1220萬台,同比成長3.92%。而更有媒體預測,2020~2024年全球伺服器出貨量CAGR將達到6%。因此,受益於伺服器、PC、智慧終端等應用市場巨大的滲透率和對配套記憶體效能要求不斷提高,全球記憶體市場需求將呈現穩步提升的態勢。

DDR5時代來臨

說到記憶體,不得不提到CPU,說到底記憶體作為硬碟與CPU進行溝通的橋梁,其存在的意義就是解決CPU高速運行與硬碟數據存取太慢之間的矛盾,因此CPU的運算速度和記憶體密切相關,一定程度上來說,記憶體的發展很大程度上是與CPU處理器同步進化的(圖1)。

圖1 記憶體、數據與CPU關係示意

縱觀CPU發展史,從1970年到2005年的單核時代,到2006年開始進入的全新多核時代,發展到現在處理器大多是六核心起跳,英特爾(Intel)和AMD的競爭可謂愈演愈烈。實際上,從2010~2012年多核處理器流行開始,每個處理器內核的平均記憶體頻寬數值是逐漸下降的。為了應對這樣的情況,廠商不得不採用更多的輔助技術來保證處理器在數據頻寬難以提升的情況下進一步提高效能,包括重新優化記憶體讀取機制,採用更大的緩衝區設計(更大的緩存)等,當然這些設計都只是治標不治本,記憶體頻寬的提升才是根本。

為了實際提高每處理器內核的平均記憶體頻寬,時隔8年,JEDEC固態技術協會在2020年7月正式發布了DDR5 SDRAM的最終規範JESD79-5,這意味著DDR5的時代即將開展。

DDR5是第五代DDR SDRAM的簡稱,DDR SDRAM是Double Data Rate SDRAM的縮寫,中文譯為雙倍速率SDRAM,而SDRAM又是Synchronous Dynamic Random Access Memory的縮寫,譯為同步動態隨機存取記憶體,同步對象是系統時脈頻率。因此總結來說,DDR5就是第五代雙倍速率同步動態隨機存取記憶體。

根據JEDEC的發布的內容,DDR5的規範整體是在DDR4的基礎上建立的,因此整體架構類似,而容量更大、速率更高、功耗更低,新功能的出現是DDR5有別於DDR4最明顯的進步。

具體來講,容量方面,單顆DDR5的容量從8Gb到64Gb。速率方面,DDR5從3.2Gbps起跳,提升至6.6Gbps,最高可擴展到8.4Gbps,預取數據能力從DDR4的8n上升為16n,突發數據長度變為16。功耗方面,為了保證功耗曲線基本扁平,DDR5的工作電壓從DDR4的1.2V降低為1.1V;此外,功能方面,DDR5除了沿襲了刺激、讀寫、預充電、刷新、自動更新、節電模式、ZQ校準等基本功能外,還增加了不少新功能(表1)。

表1 江波龍記憶體模組(ESI)參數資訊

日前廠商如江波龍電子推出了第一波DDR5記憶體模組產品(ES1),分別為16GB的1Rank x8以及32GB的2Rank x8,頻率為4800MHz,時序CL 40。結合Intel AlderLake-S ADP-S DDR5 UDIMM CRB開發板,搭配Longsys DDR5 32GB 4800記憶體模組和128GB SSD,並配置Windows 10 Pro x64操作系統,分別透過魯大師和AIDA64兩個軟體測試,結果如下。

・Intel AlderLake-S ADP-S DDR5 UDIMM CRB開發板

圖2可以看到,未發布的英特爾12代AlderLake-S處理器就隱藏在英特爾原裝散熱器下方。此外,開發板有兩條記憶體插槽,一條M.2 2280 NVMe固態硬碟,而另一條正是框起來的江波龍32GB DDR5記憶體。

圖2 Intel AlderLake-S ADP-S DDR5 UDIMM CRB開發板

若從BIOS讀取平台以及記憶體資訊,可發現調取BIOS資訊,平台主板名稱為「AlderLake-S ADP-S DDR5」,處理器名稱為 AlderLake DT,主頻0.8GHz,但具體型號沒有顯示。

同樣是BIOS的資訊,江波龍的這款32GB DDR5記憶體頻率為4800MHz,時序40-40-40-77,顯示為獨立的兩條16GB記憶體,接口均為Slot 0,每條兩個Rank,可推測DDR5新架構採用了兩個完全獨立的32位通道,單條可實現雙通道效果。實際透過AIDA64及魯大師測試,可看出測試數據(圖3)、硬體配置(圖4)及跑分結果(圖5)。

圖3 AIDA64測試數據
圖4 魯大師測試之硬體配置
圖5 魯大師測試之跑分結果

業界普遍認為9000分以上的記憶體是好的記憶體,10000分以上的記憶體就是效能非常強勁的記憶體。而這些判斷是基於DDR4及以前的版本,如今江波龍的DDR5記憶體竟然跑到了193864分,可見效能有顯著提升。

DDR5效能強大之源

是什麼建立了DDR5的強大效能?這就要從JESD79-5說起了,從規範中可知,DDR5記憶體模組的最終外觀和DDR4基本相同,接腳數維持與DDR4一樣的288pin(接腳寬度0.85mm),只是在防呆接口上有些差別,以避免用戶將DDR5記憶體模組錯誤地插入其他類型的插槽。不過,對比DDR4,DDR5的頻寬容量和速率方面提升很大,假設按照DDR4的方式來進行訊號線排布,那麼金手指的數量勢必要增加,違背電子產品小型化趨勢,因此為了保持288pin接腳數不變,DDR5 DIMM無奈地選擇了將命令和地址訊號合成一條CA總線的模式。這樣一來,原本300多個金手指管腳的需求就一下子縮減到了14個CA管腳,大幅提升了DIMM的管腳利用率。

利弊相依,由於採用了CA總線模式,DDR5不能像DDR4一樣,在片選訊號有效的前提下,在一個時脈週期內完成命令訊號的採樣、解析以及獲取地址資訊的操作,很多命令不得不透過兩個時鐘週期才能完成,即在第一個上升沿來臨之時,先採樣CA訊號來解析命令,再在第二個上升沿來臨之時,採樣另一個CA訊號來解析地址。這意味著採樣頻率至少倍增,於是對DDR5模組廠商而言,如何提升CA、CS類訊號的訊噪比變得尤為重要,據悉江波龍的ES1系列DDR5產品採用的是ODT的方式來減少訊號脈衝的反射干擾效應。說到ODT,早在DDR2時代工程師們就開始在每條訊號傳輸路徑的末端加上一顆終結電阻,來吸收高頻電路中反射回來的電子,因此算不上新技術,只是將原來用於處理DQ/DQS/DM訊號的方式沿用至CA、CS類訊號罷了。

一切的改變皆源於面臨的問題,同樣是速率提升帶來的問題,當數據速率超過3.2Gbps後,程式ISI就會加劇,訊噪比的降低可能會導致DRAM焊球處的眼圖完全閉合,而DDR5的最高數據速率可達8.4Gbps,因此必須解決嚴重的問題,目前改善眼圖的最佳方法是在DQ接收器中加入判決反饋均衡器DFE。

至於容量方面,和DDR4一樣,DDR5在內部設計了數據塊(Bank)和數據組 (Bank Group)。但DDR5在數據塊和數據組的配置上更為寬裕,對比DDR4中限制最高4個數據組,普通採用2組配置的情況,DDR5 Bank Group的數量可以選擇2組、4組到最高8組的設計,換句話說,在每個Group Bank的數量保持不變的條件下,DDR5 Bank Group的數量增加了一倍。

而DDR5 DIMM為了進一步提升數據傳輸能力,將預取數據能力一下子上升至了16n,透過全新的I/O總線和Group Bank設計,解決了16n預取帶來的高延遲問題,訊號承載量倍增,而江波龍的DDR5 DIMM新架構則採用了兩個完全獨立的32位元通道,併發性提高,記憶體通道數也隨之增加了一倍。此外,同步刷新(SAME-BANK Refresh)命令的加入簡直如虎添翼,它將允許刷新每個BG中的一個Bank,使所有其他Banks保持打開狀態以繼續正常操作。回到應用層面,這意味著存取延遲的降低,系統整體效率的加倍提高,使用者可以同時打開更多的頁面。

大量的數據處理帶來的是大量的校驗工作,為了緩解系統錯誤校正負擔,江波龍等DDR模組廠商開始在優化DDR5 DRAM內核運算能力的基礎上,增加內置糾錯碼(ECC)來增強數據糾錯能力,進一步提高數據完整性。

值得一提的是,電源管理方面,DDR5中增加了本地的PMIC進行電壓調節,由於將電源管理的功能從主板轉到更靠近記憶體晶片的模組上,這種電源架構的革新可降低主板的複雜性、提升電源轉換的效率、增加更多電源管理的功能。

綜上,是糾錯模式、預取模式、端到端接收模式、均衡模式、電源管理模式、刷新模式、通道模式、陣列分層模式以及其他一系列的技術策略改進,帶來了DDR5效能的重大突破。

DDR5何時普及

市場高度關注DDR5得到的支援和落地時間點。目前,平台方面,AMD及Intel尚未發表支援DDR5的CPU。但Intel預計在2021年發布的Sapphire Rapids伺服器處理器將開始支援DDR5記憶體模組;消費性市場方面,Intel 10nm Super Fin製程的Alder Lake-S PC處理器和 Tiger Lake-U系列(優化版)NB處理器將會率先導入,時間點同樣落在2021年。此外,AMD的梵谷APU、AMD的Rembrandt系列(或6600U)也有望支援DDR5。

市場方面,記憶體廠商肯定會比平台廠商先一步把DDR5記憶體推向市場,根據SK Hynix的預測,對DDR5記憶體模組的需求成長,到2022年將會有10%的市場占有率,到2024年市場占有率將會提升至43%。

在實際應用方面,目前DDR4仍占據主流市場,考慮到DDR5的配套系統升級元件的型號、串行鏈路濾波技術的升級、系統原型的構建與仿真、系統成本的壓力等,除了高階玩家,觀望或成主流。

不過DDR4記憶體於2011年公布,服役多年,根據還在遵循摩爾定律的記憶體產業而言,是時候迎來更新升級。參考DDR4的市場普及規律,2012年9月JEDEC DDR4(JESD79-4)公布,2014年Hasewll-E處理器及X99主板問世,DDR4記憶體便開始進入桌面市場(X99平台是面向高階玩家的),2015年Intel推出Sky Lake,起跳頻率為2133MHz的DDR4正式全面普及。結合DDR5標準的發布時間點(對比JEDEC的原定計畫有些落後)以及平台的推出計畫,預計2021將進入記憶體交替元年,2022年將進入DDR5的強盛時期。

而2021年正是記憶體模組廠商加快布局的好機會,江波龍作為中國記憶體廠商,在這個時候推出針對價格不那麼敏感的伺服器、雲端運算、數據中心、高效能電腦等應用領域的FORESEE DDR5記憶體模組產品,以及針對電競玩家、設計師、剪輯師等剛需職業的Lexar DDR5記憶體模組產品,或可抓住時間窗口,勝在開局。

(本文原刊登於與非網EEFOCUS)

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

聯網TV/STB淘金熱 嵌入式處理器百家爭鳴

2011 年 02 月 17 日

80 PLUS與VR12開路 數位電源攻占伺服器版圖

2012 年 03 月 01 日

瞄準Shark Bay平台 Ultrabook電源設計邁向數位化

2012 年 03 月 08 日

處理器大廠競爭白熱化 HPC哥吉拉大戰金剛

2021 年 06 月 01 日

GPU市場重回三國鼎立格局 高階拚性能/中階全看性價比(1)

2023 年 06 月 09 日

超微執行長蘇姿丰:AI的旅程才剛剛開始(1)

2023 年 06 月 25 日
前一篇
熵碼/晶心聯手強化RISC-V處理器安全性
下一篇
資料處理量持續提升 記憶體模組可靠度驗證達陣