賽靈思(Xilinx)啟動All Programmable Abstractions計畫，協助硬體設計人員提升生產力，並讓系統和軟體開發人員能直接運用All Programmable現場可編程閘陣列(FPGA)、系統單晶片(SoC)和三維(3D)矽智財(IC)。
賽靈思設計方法資深行銷總監Tom Feist表示，賽靈思為系統設計人員擴充抽象層的數量和種類，不僅協助目前的硬體客戶提升生產力，更讓系統和軟體工程師能直接運用All Programmable FPGA、SoC和3D IC進行編程。
賽靈思與產業聯盟計畫成員MathWorks和美商國家儀器(National Instruments)現在皆可支援結合各種軟體、模型、平台和IP式的設計環境。這些環境藉由先進的自動化技術支援高階的圖形和C、C++、SystemC等文字程式語言。
為加速在All Programmable元件中進行高度整合的複雜設計，賽靈思推出Vivado IP Integrator(IPI)，可透過Vivado高階合成(Vivado HLS)技術加速整合客戶IP、Xilinx LogiCORE和SmartCORE IP、第三方IP、MathWorks採用賽靈思System Generator的Simulink設計與C/C++和System C合成IP。
Vivado IPI採用安謀國際(ARM)AXI互聯技術和針對IP封裝的IP-XACT元數據等業界標準，可針對採用賽靈思All Programmable解決方案的設計與提供智慧型自動建構校正功能進行最佳化。當嵌入式設計團隊決定採用Zynq-7000 All Programmable SoC進行設計後，能使用更快的方法來辨識、重用和整合鎖定雙核心ARM處理系統和高效能FPGA架構的軟硬體IP。
賽靈思網址：www.xilinx.com
