賽靈思推出Vivado 2015.3提升設計效率

2015 年 10 月 20 日

賽靈思(Xilinx)宣布推出Vivado設計套件2015.3版,可讓平台和系統開發人員運用專為各種市場應用設計的隨插即用型IP子系統在更高的抽象層工作,進而增加設計效率和降低開發成本。而全新的IP子系統與加強功能的Vivado IP Integrator(IPI)和高階合成(HLS),可重複使用較大型的IP架構模塊及相關內容進行快速整合和驗證。


賽靈思設計方法行銷部門資深總監Tom Feist表示,全新視訊IP子系統最特別地方在於,完全採用C和C++語言和Vivado高階合成來編寫程式。此外,重複使用採用C語言的IP不僅能更容易將IP子系統從一個系列產品導入到另一系列產品,更可讓這些微架構自動重新優化,並為新一代系統需求和矽元件特性產生相關的暫存器轉移層次(RTL)。


該設計套件2015.3版為乙太網路、PCIe、視訊處理功能、影像感測器處理功能和OTN開發配備了專屬的全新IP子系統。這些IP子系統皆以ARM AMBA AXI 4互連協定、IEEE P1735加密和IP- XACT等業界標準設計,因此可與賽靈思以及其策略聯盟廠商的IP互通,並加速整合作業。


此外,新版本設計套件可讓設計人員藉由加強版的Vivado IPI 工具運用全新的IP子系統;使用者亦可運用全新的模擬流程,以簡化IP整合和驗證作業,並可透過一鍵設定的簡易步驟,即可建置所有重要的模擬器和各種加強的控制功能。


賽靈思網址:www.xilinx.com

標籤
相關文章

賽靈思發表Virtex-6/Spartan-6 FPGA開發環境

2009 年 12 月 11 日

賽靈思針對數位電視提供FPGA特定設計平台

2010 年 01 月 13 日

Avnet推出Virtex-6 FPGA DSP開發工具

2010 年 04 月 28 日

賽靈思Vivado設計套件提升15%設計效能

2012 年 08 月 01 日

ADI舉辦2014巡迴技術研討會

2014 年 06 月 19 日

賽靈思推出低延遲率25G乙太網路IP

2014 年 11 月 28 日
前一篇
全新NFC論壇技術規範 擴展標籤支援並強化互通性
下一篇
AMD與明導合作打造x86/ARM異質架構開發工具