賽靈思(Xilinx)宣布推出三款關鍵連結功能矽智財(IP)，為業者提供可編程、具彈性和高成本效益的3G+長程演進計畫(LTE)/LTE-Advanced無線基地台的關鍵建置元素。包括賽靈思的第二代序列RapidIO v1.2 終端LogiCORE(Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE)、JESD204 v1.1 LogiCORE和CPRI v4.1 LogiCORE皆支援各種連結標準，將可協助開發業者在建置全新且具備更高系統容量的無線設備時，克服各種設計挑戰。
Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE IP符合RapidIO Trade Association的RapidIO Gen 2.2規格，也是業界首款真正的Gen 2.2軟IP核心，在1x/2x/4x通道寬度下，最高可支援6.25G線路速率。
其包含一個高度靈活和最佳化的Serial RapidIO實體層內核和一個邏輯I/O與傳輸層內核，並具備7系列與Virtex 6現場可編程閘陣列(FPGA)的支援，同時搭配可配置的緩衝設計、參考時脈模組、重置模組、以及配置架構參考設計，讓客戶可針對特定應用靈活選擇所需的功能模塊。這款IP更為FPGA/CPU/DSP多重處理器的組態提供雙倍資料頻寬，能在無線基礎架構系統中，建置複雜的演算法和訊號處理功能，以因應持續增加的系統資料流量。
CPRI v4.1 LogiCORE IP 可支援通用公共射頻介面(CPRI)標準4.2版規格，是連結無線設備控制器(REC)或基頻/通道卡和一個以上無線設備單元(射頻卡)的最佳方案。
隨著分散式基地台和Cloud-RAN無線網路概念崛起，越來越多用戶可透過無線射頻獲得最佳的容量與覆蓋率。CPRI協定可透過遠端無線單元提供分散式基地台。除此之外，IP內核提供最佳化的建置方案，可支援無線I/Q數據、無線單元管理、以及在單一高效率協定中進行同步化。藉由7系列FPGA的支援，賽靈思CPRI v4.1 LogiCORE IP能將遠端無線單元的連結力倍增至9.8G，進而能提升系統資料容量。
賽靈思網址：www.xilinx.com
