賽靈思/Coreworks共同推出音訊編解碼器

2010 年 09 月 20 日

全球可編程邏輯解決方案廠商賽靈思(Xilinx)宣布與Coreworks於今年IBC2010大會中首次發表多款全新杜比(Dolby)及其他音訊編解碼器IP核心,透過現場可編程邏輯閘陣列(FPGA)執行多聲道音訊的壓縮。將這些編解碼器整合在一顆單晶片現場可編程邏輯閘陣列,系統就不需要眾多數位訊號處理器(DSP)來支援高密度多聲道串流應用,藉此降低整體成本、功耗及電路板空間。
 



Coreworks總裁Jose T. de Sousa表示,消費者越來越希望在各種娛樂平台上享受環繞立體聲音訊,包括電視、網路電視及遊樂器。這些新的編解碼器已針對賽靈思現場可編程邏輯閘陣列進行最佳化,讓廣播設備製造商能跟上市場的快速演進步調,為內容供應者與製作者提供理想的解決方案。
 



賽靈思通訊事業部副總裁Dean Westman表示,在開發這些核心之前,所有杜比音訊的編碼及解碼硬體,都是建置在數位訊號處理器上。許多原始設備製造商(OEM)必須滿足眾多聲道數的專業音訊編碼與解碼需求,新推出的現場可編程邏輯閘陣列相容編解碼器提供更低功耗、更高元件密度、更低成本,以及簡化材料清單。
 



Coreworks設計的新IP核心完全支援杜比Digital、AAC+與MPEG-1 Layer II等技術住家音響技術,以及專業工作室的杜比E技術。這種完善的支援,協助研發業者運用現場可編程邏輯閘陣列的平行處理功能,發揮更高的效能,並藉由減少機板元件數量來降低零組件成本。
 



賽靈思網址:www.xilinx.com

標籤
相關文章

Avnet推出Virtex-6 FPGA DSP開發工具

2010 年 04 月 28 日

賽靈思ISE設計套件採智慧型時脈閘控技術

2010 年 05 月 10 日

安華高Sigma-delta ADC工作溫度寬廣

2010 年 07 月 26 日

賽靈思DSP設計套件支援浮點運算功能

2011 年 11 月 14 日

Altera軟體擴展支援Arria 10 FPGA SoC

2014 年 12 月 23 日

賽靈思發表首款20奈米FPGA 推進衛星和太空應用

2020 年 05 月 29 日
前一篇
伺服器邁向虛擬化 平板/行動裝置雲端當道
下一篇
智慧型手機需求殷 關鍵零組件供貨拉警報
最新文章

ST汽車微控制器技術為下一代車輛帶來全新突破

2024 年 12 月 27 日

整合雙安全標準架構力保汽車資安

2024 年 12 月 27 日

奇景CES 2025展示WiseEye模組解決方案

2024 年 12 月 27 日

大聯大友尚集團舉辦GenAI生態夥伴論壇

2024 年 12 月 27 日

AI時代國際法規標準發展有備無患

2024 年 12 月 27 日