全球可編程平台廠商賽靈思(Xilinx)宣布發表全新ISE Design Suite 13.3設計套件，其中結合許多全新功能，能讓數位訊號處理器(DSP)設計業者針對無線、醫療、航太與國防、高效能運算與視訊應用等設計，輕鬆地加入位元精準的完全客制化單、雙精度浮點運算功能。客戶可透過System Generator for DSP，以及運用賽靈思Floating-Point Operator IP LogiCORE執行上述設計流程。
結合單、雙精度、以及業界唯一具備完全客制化精度浮點運算功能，加上備受市場肯定的System Generator for DSP帶來的高生產力，DSP設計業者可在這種萬事俱備的環境中輕鬆地設計、模擬和建置各種浮點運算設計，並能對矽元件部分及系統所需要的功耗擁有更佳的掌握度。
賽靈思公司設計方法行銷部門資深行銷總監Tom Feist表示，相較於競爭廠商提供的解決方案，目前只有System Generator for DSP能為研發業者提供位元精準的解決方案，也就是我們能保證模擬模型可吻合實體設計的硬體建置。賽靈思的7系列28奈米現場可編程閘陣列(FPGA)能在單一元件中提供運算速度高達1.33 teraflop的單精度浮點運算效能，進而帶動業者相繼運用這個簡單易用的設計流程，開發出完美的成品。
賽靈思的Floating-Point Operator核心可讓各種浮點計算作業能在FPGA中執行。當透過CORE Generator工具產生核心時，該作業即可確定，而現在則由System Generator來執行這項工作，同時每項作業變數有一個共用的AXI-4串流介面。以往客戶可運用CORE Generator中的完全客制化精度浮點運算IP，在單賽靈思FPGA元件中加入浮點運算設計。
然而，要採用這種設計流程，業者必須了解VHDL或Verilog語言，而且對DSP研發業者來說模擬作業亦是一大挑戰。但有了ISE Design Suite 13.3設計套件後，研發業者現在可透過運用The Math Works’ Simulink®的各種模擬功能，從更高的抽象層了解他們的系統，可確保設計對精確度的要求。
賽靈思網址：www.xilinx.com.tw
