系統單晶片(SoC)整合微機電系統(MEMS)時脈元件趨勢成形。因應物聯網低功耗、小尺寸設計需求，嵌入式處理器廠已將整合時脈元件視為下一代SoC布局重點；其中，MegaChips率先發動攻勢，於近期購併美商賽特時脈(SiTime)後，正全速研發內建MEMS諧振器電路的感測中樞(Sensor Hub)與特定應用標準產品(ASSP)，掀動物聯網SoC設計新風潮。
 |
| SiTime行銷執行副總裁Piyush Sevalia提到，看好感測器中樞的需求，MegaChips和SiTime正積極合作研發新產品。 |
SiTime行銷執行副總裁Piyush Sevalia表示，繼行動裝置之後，智慧電表、無線感測節點(WSN)和穿戴式電子等物聯網裝置對功耗、體積和成本要求更加嚴格，因而刺激晶片商埋首於更高功能整合度的SoC方案，以降低系統周邊零組件需求。由於每顆處理器皆須搭配一到兩顆以上時脈元件，且須考量外部電容等被動元件的設計空間，因而成為處理器廠亟欲整合的目標。
以感測器中樞為例，其功能為預先處理大量感測器資訊，以減輕高耗電的系統主處理器負擔，然而，對系統廠而言，增加一顆感測器中樞，以及其周邊的時脈與被動元件，將使印刷電路板(PCB)設計空間、物料清單(BOM)預算更加吃緊。因此，MegaChips遂於近期購併MEMS時脈元件供應商–SiTime，開始布局整合MEMS諧振器及控制電路的SoC及ASSP，以滿足行動裝置及物聯網設備開發商的設計需求。
事實上，Maxim Integrated先前即與SiTime合作，開發出內建MEMS諧振器矽智財(IP)的智慧電表晶片；許多行動處理器大廠也已推出或正評估發展整合時脈電路的SoC。Sevalia透露，MegaChips與SiTime合併後，亦計畫結合雙方的CMOS邏輯製程技術及MEMS時脈設計知識，打造多款支援32kHz和MHz時脈功能的SoC，可望促進此類設計成為一門顯學。
Sevalia分析，傳統基於石英晶體形式的諧振器、振盪器等時脈元件，囿於材料、製程和封裝方案的特殊性，長久以來皆難以取得元件性能、體積和生產成本的平衡點，同時也不容易和CMOS邏輯元件整合；而此一限制在追求輕薄、親民價位的行動裝置，以及未來的物聯網產品市場中正日益被突顯，因而引發系統廠換料的考量，進一步帶動新型態MEMS時脈元件崛起。
據Yole Développement最新報告指出，MEMS時脈元件挾相容於標準半導體製程和封裝平台的優勢，近幾年皆繳出每年出貨量增長75%以上的亮麗成績單，足見其市場發展潛力驚人。Sevalia強調，儘管目前MEMS與石英時脈元件的滲透率相比，還是小巫見大巫，然而，MEMS緊跟半導體摩爾定律(Moore’s Law)演進腳步，每年在元件尺寸、功耗和功能整合度方面都有顯著突破，再加上其逐漸納入SoC設計的一環，對標準正快速演變且規格也不斷變動的行動裝置和物聯網產品發展將大有助益。
