運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電流感測器加持 LED驅動器實現節能效果

2010 年 06 月 03 日

實現1Gbit/s高速傳輸 LTE-Advanced大顯身手

2011 年 09 月 08 日

加速ZigBee無線電系統/驗證 混合域示波器一手包辦

2012 年 01 月 12 日

HCRTP元件防止溫度升高 大功率汽車電子應用更可靠

2015 年 09 月 13 日

確保資訊來源可信 非對稱加密提升V2X安全性

2015 年 09 月 21 日

妥善結合協作與知識 六步驟最佳化工業AR體驗

2021 年 12 月 04 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程