Altera公開其下一代20奈米(nm)製程現場可編程閘陣列(FPGA)技術藍圖。繼台積電表示2013年可望量產20奈米產品後，Altera旋即對外發表其20奈米系統單晶片(SoC)FPGA的產品，將透過三維(3D)封裝技術進行開發，可較前一代產品降低60%功耗。
 |
| Altera研發資深副總裁Bradley Howe表示，採用20奈米技術的次世代SoC FPGA將可較前一代28奈米產品節省60%的功耗。 |
Altera研發資深副總裁Bradley Howe表示，由於下一代通訊、網路、廣播和運算應用等產品設計人員在擴展頻寬、提高性能以及降低功率消耗等方面，正面臨極大的挑戰，因此驅使半導體元件不斷朝向先進製程邁進，以單位面積內產出更多電晶體的方式，滿足終端設備使用者對設備功能與功耗日趨嚴苛的要求。
Howe進一步指出，FPGA供應商為解決此一技術挑戰，勢必須開創高效率、高彈性的混合系統架構；而採用20奈米最新製程技術，可讓下一代FPGA元件能夠以最低功率消耗實現高水準的IC整合度、性能和頻寬。
有鑑於此，Altera已計畫新一代SoC FPGA將採用台積電20奈米製程，並整合安謀國際(ARM)架構核心處理器，讓處理器性能提高50%，功耗則比前一代產品降低60%；此外，還將為客戶提供從28奈米到20奈米的軟體移植途徑。
另一方面，Altera也將在20奈米FPGA產品中導入3D IC設計。Howe補充，異質結構3D IC可整合FPGA和客戶訂製的HardCopy ASIC；其中，包括記憶體、ASIC和光纖介面等各種技術。而Altera的3D IC亦將採用台積電的基底晶圓晶片(CoWoS)製程進行製造，開發人員透過此一新技術，可提高系統整合度和系統性能，進而突出產品優勢，同時降低功率、減少電路板空間。
事實上，若依照台積電先進製程量產計畫藍圖推算，Altera此一新世代20奈米SoC FPGA可望於明年底問世，但能否順利量產的關鍵點除台積電20奈米良率屆時可提升為多少外，FPGA元件商與晶圓代工廠之間的產品技術合作進展亦相當關鍵。
除Altera外，賽靈思也正加速朝向20奈米市場發展。賽靈思資深副總裁湯立人表示，由於FPGA一向是半導體製程技術的先驅採用者，因此賽靈思也正與晶圓製造業者保持密切的合作，透過雙方技術交流與支援，相信不久後20奈米所帶來的成本、效能等優勢將可提升該公司FPGA市場競爭力。
