降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

安全議題熱度不減 MCU打造智慧型汽車系統

2009 年 02 月 26 日

使用體驗決定產品成敗 穿戴裝置首重人機互動功能

2014 年 02 月 09 日

借力Codelink軟體調試工具 SoC功能驗證更效率

2015 年 04 月 12 日

結合BLDC諸多優勢  直流馬達發展潛力無窮

2016 年 11 月 19 日

延長高速訊號傳輸距離 Retimer/Redriver各擅勝場

2023 年 03 月 23 日

添加雜訊模型與初始參數最佳化 EKF精準估算衛星位置(2)

2024 年 08 月 16 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器